XiaoMi-AI文件搜索系统
World File Search System130nm
突发模式 20Mfps 全局的仿真与设计
超高速 (UHS) 图像传感器广泛应用于科学和工业应用，以阐明 UHS 现象，例如高能 X 射线成像。近年来，一些已发表的论文报道了突发模式 UHS 图像传感器的帧速率在每秒数百万帧 (Mfps) 的范围内 [1,8]。然而，这些已发表的研究要么需要先进的工艺，例如 110nm 前照式 (FSI) 或 130nm 背照式 (BSI) 电荷耦合器件 (CCD)，要么需要专门为设计和制造 UHS 图像传感器而定制的工艺，如表 2 所示。这项研究是在 COVID-19 爆发后进行的，当时获得先进技术或定制工艺极具挑战性。因此，本研究实施了一种设计方法，以突破工艺限制，基于标准 180nm 工艺实现高速电荷传输和高转换增益。
180nm 的功率、性能和面积评估...
摘要 本研究提出了一种能够有效、全面评估多种技术节点的CMOS工艺的功率-性能-面积（PPA）特性的方法。根据国际半导体技术路线图（ITRS），我们采用从180nm半节距节点到28nm节点的全尺寸缩小方法，设计并实现了一系列基准环形振荡器（RO）电路。同时，我们对基于六种低泄漏（LL）工艺：180nm、130nm、90nm、65nm、40nm和28nm工艺的RO电路进行了仿真、分析和版图设计。通过纵向分析和比较这六种工艺的PPA特性，可以更好地了解工艺质量，并得出一些可靠的结论来指导设计指标。所提出的方法和基准电路可以很好地扩展到未来的先进技术节点。关键词：集成电路（IC）、PPA、RO电路、CMOS工艺、PVT 分类：集成电路（存储器、逻辑、模拟、RF、传感器）
利用microLED显示技术解决芯片问题……
利用 microLED 显示技术解决芯片间数据通信瓶颈 Bardia Pezeshki AvicenaTech Corp.，1130 Independence Ave，Mountain View，CA94043，www.avicena.tech 关键词：MicroLED、多芯光纤、光互连 摘要 在硅 IC 上制造的 MicroLED 显示器可以以空间复用格式形成高度并行的数据链路。如此宽的低功耗数据总线可以解决 4000 亿美元 IC 行业最大的痛点之一。我们展示了转移到硅 CMOS 电路上的高速 microLED，其中包括 LED 的集成驱动器、集成 Si 探测器和放大器。这些芯片的运行速度达到 Gb/s，可以与多芯光纤连接，在标准硅 ASIC 之间建立简单的低成本数据路径。我们使用 130nm CMOS 工艺展示了这些链路，每比特 <2pJ，并在 BER 和模式分割噪声方面展示了它们与 FP 激光器相比的卓越性能。 介绍
智能写入算法可提高 RRAM 宏的性能和可靠性
摘要 — 本文全面评估了各种设计辅助技术对硅基原生 RRAM 固有性能和可靠性的影响。设计和技术的协同优化在取代传统闪存成为主要解决方案方面起着至关重要的作用。我们展示了采用先读后写、电流限制和写入终止技术分别可将编程操作期间的功耗降低 47%、56% 和 13%。通过与写入验证和纠错码机制相结合，这些增强功能共同实现了 83% 的能耗降低和 55% 的访问时间显著减少。这些进步是通过引入一种新颖的智能写入算法 (SWA) 实现的。利用在 130nm CMOS 技术中实现的代表性 128kb RRAM 宏，本研究为 RRAM 在嵌入式应用中的可行集成做出了重大贡献。硅片上的实验评估验证了可靠性的提高，在经过 100 万次循环后，读取裕度达到 28.1µA，没有遇到任何读取错误，保持比特错误率 (BER) 在 10 -7 以下。索引术语 — 非易失性存储器、ECC、智能算法、自适应和可重构系统、变体容忍
通过直接数字合成
摘要 - 本文对各种设计辅助技术对本机RRAM对硅的固有性能和可靠性的影响进行了全面评估。设计和技术的协作优化在替换传统闪存作为领先解决方案方面起着至关重要的作用。我们展示了使用读取之前的读取，电流限制和写入终止技术导致编程操作期间的功耗分别减少了47％，56％和13％。通过与写入验证和误差校正代码机制的结合，这些增强能够统称能源消耗减少83％，访问时间降低了55％。通过引入一种新颖的智能写算法（SWA），使这些进步成为可能。利用130nm CMOS技术实施的代表性128KB RRAM宏，这项研究显着有助于RRAM在嵌入式应用中的可行整合。对硅的实验评估验证了可靠性的提高，在经历了100万个周期后，读取了28.1µA读取边缘，而不会遇到任何读取错误，从而保持低于10 -7的位错误率（BER）。索引术语 - 无挥发性内存，ECC，智能算法，自适应和可重新配置系统，变体耐受
类似CMOL的Memristor-CMOS神经形态芯片核心，展示了随机二进制STDP
摘要 - 纳米级候选人的出现提出了能够构建CMOL（CMOS/纳米线/分子）类型的超密集内存内计算电路架构的希望。在CMOL中，将在纳米线的交点上制造纳米级备忘录。CMOL概念可以通过在CMO上制造较低密度的神经元并与纳米线和纳米级 - 墨西哥纤维织物放置在顶部的纳米线和纳米级 - 梅斯托织物，从而在神经形态硬件中利用CMOL概念。但是，技术问题阻碍了目前可靠的可靠商业单片CMOS-MEMRISTOR技术的这种开发。一方面，每个备忘录都需要串联的MOS选择器晶体管，以确保大型阵列的形式和编程操作。这会导致复合Mos-Memristor突触（称为1T1R），这些突触不再是纳米线穿越时的突触。另一方面，回忆录尚未构成高度可靠，稳定的模拟记忆，用于逐步学习的大规模模拟重量突触。在这里，我们演示了一种伪 - 旋转整体芯片核心，该芯片绕过上面提到的两个技术问题：（a）利用一种类似CMOL的几何芯片布局技术来提高1T1R的限制，以及（b）利用二进制重量跨度的依赖性依赖性（s sTD），该规则（b）更大的二进制重量跨度的依赖性（b）使用的备忘录。实验结果是针对具有64个输入神经元，64个输出神经元和4096 1T1R突触的尖峰神经网络（SNN）CMOL核心提供的，该突触在顶部为200nm大小的TI/HFOX/TIN MEMRISTOR的130nm CMO制造。cmol-core使用查询驱动的事件读取，这允许内存可变性不敏感的计算。实验系统级别的演示是针对普通模板匹配任务的，以及正则化的随机二进制STDP特征提取学习，可在硬件中获得完美的识别，以进行4个字母的识别实验。
Weebit Nano完全有资格将RERAM模块符合
2025年3月11日 - Weebit Nano Ltd（ASX：WBT，Weebt或Company）是全球半导体行业的先进存储技术的领先开发人员和许可人，已完成AEC-Q100 150°C其电阻随机记忆（RERAM）模块化工艺的电阻随机记忆（RERAM）模块化工艺的合格资格。这项成就证实了Weebit的嵌入式RERAM非挥发性内存（NVM）技术用于高温汽车应用的质量和可靠性。汽车电子委员会（AEC）最初是由克莱斯勒，福特和通用汽车建立的，目的是建立共同的部分资格和质量系统标准，从那时起，汽车行业的许多关键参与者就加入了。AEC-Q100是集成电路（ICS）的标准汽车应力测试资格。根据AEC-Q100标准的非易失性存储器，包括程序/擦除耐力，数据保留和高温操作生命（HTOL）资格测试，Weebit Reram模块是资格的。使用单晶体管的单耐（1T1R）细胞结构实现了资格，表明在150°C运行时的稳定性最高为100K耐力周期*，包括循环和循环后的高温数据保留。根据Yole Group的一部分Yole Intelltence的说法，汽车行业的半导体市场将从2023年的520亿美元增长到2029年的970亿美元，每辆车的半导体设备数量也在继续增长**。增长主要是由采用更多电气化和高级驾驶员辅助系统（ADA）的驱动，从而导致需要更先进的处理和更有效的功率管理，而RERAM起着关键作用的领域。Weebit Nano首席执行官Coby Hanoch说：“全AEC-Q100资格是将NVM设计到汽车微控制器和其他组件中的关键要求。通过这项成就，考虑嵌入式NVM的公司将知道Weebit Reram的参数与汽车制造商的规格保持一致，这将继续提高我们在该领域的地位。“此资格还具有更大的影响，超出了汽车，因为许多工业和物联网应用，例如井下工具，燃烧发动机，石油和天然气等，都需要高温可靠性和扩展的耐力。实现AEC-Q100资格也会影响许多其他应用，因为它使设计师充满信心，即技术非常强大，可靠，甚至超出了他们的需求。“我们有信心，这种进一步的资格将引起潜在客户的更大兴趣，这些客户正在寻求具有温度可靠性并扩展的记忆进步