图表 图 1 接收器架构 [7] .................................................................................................... 6 图 2 用于生成 S 参数的输入和输出端口。 [8] ........................................................... 6 图 3 体 CMOS 与 FD-SOI 结构 [9] .............................................................................. 8 图 4 共栅极放大器(左)共源放大器(右) ........................................................ 10 图 5 级联电感退化 CS LNA 原理图 ........................................................................11 图 6 测试台设置 ......................................................................................................................... 14 图 7 Cpad 的参数扫描 ............................................................................................................. 15 图 8 理想元件的 S11 行为 ............................................................................................................. 16 图 9 所需频带的 S21 行为宽度 ............................................................................................................. 17 图 10 S21 带宽 ............................................................................................................................. 18 图 11 理想元件的噪声系数 ............................................................................................................. 19 图 12 增益(单位为 dBm) ............................................................................................................. 20 图 13 非理想元件的 S11 行为 ............................................................................................................. 21 图 14 非理想元件的 S21 行为........................................................................... 22 图 15 S21 带宽 ...................................................................................................................... 23 图 16 非理想元件的噪声系数 ...................................................................................................... 24 图 17 功率增益 ...................................................................................................................... 25 图 18 完整布局 ...................................................................................................................... 26 图 19 电阻器 MOSFET 和电容器的放大布局。 ............................................................. 27
8轨标准电池库提供了必需的辐射硬化元件。这些包括骰子拖鞋,闩锁和时钟门,过滤器,三倍多数选民,设置过滤器和固定时钟缓冲区。对于正常的随机逻辑,在该项目中使用了兼容的商业细胞。该解决方案是一个占位符,很快将被一个全新的10轨库替换,其中包含更丰富的细胞组,还包含硬化细胞的随机逻辑,并且将以十二个栅极长度 / VT风味组合提供。在撰写本文时(2022年5月),图书馆单元格在另一个测试芯片中正在制造[1]。
