XiaoMi-AI文件搜索系统
World File Search System6t
4q23-Investor-presentation.pdf
Trucking Moves the Economy >6t Global Truck Market >16t Truck Market Size PACCAR Strategy Investing Throughout the Business Cycle MX Engine Production Zero Emission Trucks Battery Charging Solutions Battery Cell Production Joint Venture Battery Strategy Autonomous Trucks Aurora Partnership Connected Services Platform Science Partnership PACCAR Innovation Center Global Embedded Services Facility Investments Parts Strategy
7 纳米 FinFET 技术中不同 SRAM 单元拓扑的全面分析
由于采用基于施密特触发器的反相器，与传统的 6T SRAM 单元相比，其 RSNM 明显更高。其他剩余的 SRAM 单元（例如传统的 8T、PPN10T、FC11T 和 ST11T）采用读取去耦技术，其中数据存储节点在读取操作期间与位线完全隔离，导致 RSNM 和 HSNM 的值相同。ST11T SRAM 单元在所有 SRAM 单元中显示最大的 RSNM，因为它的强大单元核心由交叉耦合的基于施密特触发器的反相器对形成。
使用FinFET和CMOS逻辑的双端口8T SRAM单元格
摘要 - 具有超低泄漏和出色稳定性的静态随机记忆细胞是当代智能设备中设备上层的记忆的主要选择。本文介绍了一个新型的8T SRAM细胞，其泄漏降低并证明是稳定性的。所提出的SRAM单元使用堆叠效果来减少泄漏和传输门作为访问晶体管以增强稳定性。已经根据功耗和静态噪声边缘（RSNM，HSNM和WSNM）分析了所提出的具有堆叠晶体管的拟议的8T SRAM细胞的性能。在22 nm技术节点时，发现基于FIN-FET的8T细胞的功耗为572 PW，与基于CMOS的8T细胞相比，该因子几乎降低了一个因子。此外，对于基于FinFET的新型8T SRAM细胞在22 nm技术节点的情况下，发现功耗被发现减少了一倍。𝟓×𝟏𝟎𝟏𝟎𝟐𝟐𝟐。WSNM，HSNM和RSNM的8T SRAM细胞在0.9 V电压电压下观察到具有FinFET逻辑的8T SRAM细胞的240 mV，370 mV和120 mV。与常规的6T填充细胞相比，所提出的细胞显示了20％，5.11％和7％的WSNM，HSNM和RSNM，这是分数的。还分析了SNM的灵敏度，并报告了温度变化的敏感性。此外，获得的结果证实了所提出的SRAM细胞的鲁棒性，与近期作品相比。
采用漏电流降低技术的低功耗 FINFET SRAM 的设计和分析
MTCMOS 电路的构造通常如图 2 所示。逻辑电路和电源线之间是高 Vth 的 PMOS 和 NMOS 晶体管。为了实现实时逻辑功能，在系统处于活动状态时激活休眠信号。在休眠模式下，具有较高 Vth 值的晶体管被关闭，以将逻辑电路与电源线分开。在待机状态下，这会将流中的泄漏降低到阈值以下。对于低功耗、高速设备，MTCMOS 可能是制造商的可行选择。在构建具有 MTCMOS 架构的电路时，确定更高阈值晶体管的尺寸是一项重要的考虑因素。在 6T FinFET SRAM 的上部和下部，放置了更高阈值的晶体管，如图 11 所示。这种更高的
低功耗静态随机存取存储器的回顾（...
摘要 — 物联网 (IoT) 设备对低功耗静态随机存取存储器 (SRAM) 单元的需求不断增长，这导致了各种 SRAM 单元拓扑的开发，这些拓扑可在保持性能和稳定性的同时最大限度地降低功耗。在本文中，我们基于不同的参数（例如功耗、延迟、面积、能量和稳定性）分析了各种 SRAM 设计。据观察，由六个晶体管组成的 6T SRAM 单元由于其简单性和低面积要求而成为使用最广泛的拓扑。然而，已经开发出更大的单元，例如 8T、9T 和 10T，以提高稳定性并降低功耗，尽管它们需要更多的面积。据观察，8T 在读取延迟方面效果更好，而 9T 在 9 方面效果更好。将 SRAM 单元缩小到更小的特征尺寸在保持稳定性和可靠性的同时最大限度地降低功耗方面提出了挑战。
64位SRAM内存阵列的设计和性能评估
高能电荷颗粒。电子孔对。电场将这些电子孔对分开，然后在敏感节点上收集。由于电荷积累而产生了短的电压脉冲。[5]。高密度记忆以及电子设备在生物应用中至关重要。低电压下运行记忆的主要基本原理是在尽可能少的能量的同时最大化电池寿命。正常6T SRAM单元的读取过程噪声免疫很小。随着电源电压的降低，噪声免疫力显着降低。结果，标准6T SRAM无法在低电源电压下操作。已知脱钩的7T和8T SRAM细胞的利用是通过将存储节点与位线分离出来，从而增强了读取操作过程中的噪声免疫。但是，值得注意的是，这些细胞具有相当大的泄漏功率。即使数百万个SRAM细胞可能保持在“待机状态”状态，记忆的功耗呈指数增长。[6] [7] [8] [9] [10]。嵌入式内存配置已通过现代VLSI（非常大规模的集成）系统增强。在处理RAM时，将DRAM（动态随机访问存储器）和SRAM（静态随机访问存储器）之间的区分至关重要。“静态”一词是指所有组件始终耦合到VDD或VSS的电路，从而消除了浮动节点问题，并允许仅使用电容器和单个晶体管构建DRAM单元。7T SRAM“随机”一词表示可以在需要时访问数据，并在可以存储的任何地方访问。访问需要内存搜索和位存储。每个单元存储一点点。[11] [12] [13]。SRAM单元是由晶体管和闩锁建造的。电容器都用于存储数据和检索数据，但是充电和排放它们的过程需要大量精力和时间。此益处是SRAM细胞广泛使用SOC的主要原因。[14] [15] [16] [17]，其中它们是设计和实施的重要组成部分。响应于当前SOC技术的功耗降低和更高生产率的需求增加，已经创建了多种SRAM细胞设计，每种SRAM细胞设计都经过优化，以表现出色。这导致可以存储在给定数量的空间中的记忆量显着增加。
适用于航空航天和军事应用的软错误恢复 SRAM 单元
摘要 — 太空辐射粒子会导致电路故障。它对内存敏感的存储设备尤其敏感。当它影响存储在内存电路中的数据时，会造成中断。标准 6T SRAM 无法缓解这种中断。因此，许多作者提出了各种恢复策略。然而，存储单元效率和软错误概率之间存在权衡。本文介绍了一种极性设计软错误翻转恢复 SRAM 存储单元 (SUR-16T)，它可以有效地恢复由于高能粒子撞击而丢失的数据。与上述存储单元相比，SUR-16T 具有出色的写入稳定性、更低的保持功耗和更短的 PVT 变化写入访问时间。此外，在 0.8V 电压下，SUR-16T 的临界电荷比 SEA-14T/ RHBD-13T/ RHMC-12T/ QCCS-12T/ NRHC-14T/ HRRT-13T 高 0.96 倍/ 1.15 倍/ 1.10 倍/ 1.18 倍/ 1.02 倍/ 1.64 倍。此外，所提出的存储单元比现有存储单元具有更高的相对性能系数。