4.最坏情况特性是在输入代码从 0 转换到 255 时获得的,并且如果在 V OUT 或 V OUT 与 V CCA 之间连接了大于 75 Ω 的外部负载阻抗。已使用有源探头在 V OUT 与 AGND 之间测量了指定值。V OUT 与 AGND 之间未施加其他负载阻抗。所有输入数据均在时钟的上升沿锁存。在时钟的高电平(CLK = 高电平)期间,输出电压保持稳定(与输入数据变化无关)。在时钟从低电平转换到高电平(CLK = 低电平)期间,DAC 以透明模式运行(输入数据将直接传输到其相应的模拟输出电压(见图 5)。
表 5.引脚功能描述 引脚号助记符 描述 A1 IOVDD I/O 和数字电源 A2 AGND 模拟接地 A3 PGND 功率放大器接地 A4 BSTSW 升压开关 B1 LR_SEL/ADDR PDM 输入/I 2 C 地址的左或右选择 B2 SEL PDM 或 I 2 S/TDM 接口模式选择 B3 SNS_PDM_CLK/FSYNC PDM 模式下感测数据的 PDM 输出时钟/I 2 S/TDM 模式下的帧同步时钟 B4 BSTSW 升压开关 C1 DAC_PDM_CLK/BCLK PDM 模式下的 PDM 输入时钟/I 2 S/TDM 模式下的位时钟 C2 SNS_PDM_DAT/SNS_SDATAO PDM 模式下的感测数据输出/I 2 S/TDM 模式下的感测数据输出 C3 VBST 升压转换器输出 C4 VBST升压转换器输出 D1 DAC_PDM_DAT/DAC_SDATAI PDM 模式下 DAC 的 PDM 数据输入/I 2 S/TDM 模式下 DAC 的串行数据输入 D3 PGND 功率放大器接地 D4 OUTN 反相 D 类放大器输出 E1 SCL I 2 C 时钟信号 E2 OUTP 同相 D 类放大器输出 E3 VBAT 外部电池电源 E4 SDA I 2 C 数据信号