XiaoMi-AI文件搜索系统
World File Search SystemAdder
超低成本全加器单元利用非线性效应...
本文介绍了一种高效设计量子点细胞自动机 (QCA) 电路的新方法。所提方法的主要优点是减少了 QCA 单元的数量，同时提高了速度、降低了功耗并增大了单元面积。在许多情况下，需要将特定中间信号的效应加倍。最先进的设计利用一种扇出来实现这些，从而增加了单元数量，消耗了更多功率并降低了电路的整体速度。在本文中，我们介绍了单元对齐，以将某个信号的效果乘以二、三甚至更多。这可以被视为设计任何需要此属性的任意电路的新视角。此外，还介绍了一种新的共面交叉方法，该方法能够在两个连续时钟内进行共面交叉，最坏情况下需要一个旋转单元。为了证明所提想法的有效性，我们设计了一个新的全加器单元和一个新的进位纹波加法器（4 位），它提供更少的 QCA 单元数量以及更低的功耗和成本。
采用并行前缀加法器的高速乘法器设计
1. 引言 VLSI 技术在速度和尺寸方面的进步使得实现并行乘法器硬件成为可能。技术发展进一步确保了更好的性能特征和在 DSP 系统中的广泛使用。它执行诸如累加多个乘积之和之类的操作的速度比普通微处理器快得多。DSP 架构旨在执行并行操作，从而降低计算复杂性并提高此类应用中重复信号处理所需的速度[1]。这些功能旨在提高可编程 DSP 的速度和吞吐量。对于给定的应用，有大量可编程 DSP 可供选择，具体取决于速度、吞吐量、算术能力、精度、规模、成本和功耗等因素[2]。单芯片乘法器的引入及其与微处理器架构的结合是能够实现 DSP 功能的商用 VLSI 芯片面市的最重要原因[3]。并行前缀加法器被认为是最有效的二进制加法电路。它们的规则结构和快速性能使得它们特别适合实现 VLSI[4]。数字的乘积生成需要一个处理器周期。无论是基于软件的移位和加法算法，还是一个
使用 HNG 门设计全加器的量子电路
摘要 — 在低功耗方面，可逆逻辑电路与现有电路相比具有优势，是未来计算机设计的一个不错选择。在可逆门的特性中，输入和输出之间的相等性，即通过保存奇偶校验，包含这些门的电路具有相同的属性。在本文中，我们将以最近对全加器设计的研究为基础，对其进行修改并取得更好的结果。关键词 — 量子成本、垃圾输出数、门数、延迟、硬件复杂度 I. 引言 近年来，集成电路制造技术取得了长足的发展[1]。根据兰道尔定律[2]，每个丢失的位都会产生一定量的热量 KTLn2，为了避免这种耗散，我们将使用量子计算[3]和可逆计算[4]，即使用相同类型（可逆）的门。在本文中，我们将根据最近的一项研究 [5] 修改 FULL ADDER 电路，同时保持相同的功能并改进以下特性：门数、硬件复杂度、量子成本、延迟和垃圾输出数。HNG [4] 是我们的主要可逆门，我们将根据最近的研究使用它来设计一个 FULL ADDER，以提高该电路的性能。二、可逆门及其性能标准A.可逆门在可逆门中，输入的数量等于输出的数量，此外每个输入向量都有一个唯一的输出向量，n 是（输入和输出的数量）那么我们的门被称为 n*n 可逆门。计算机模式下的可逆性意味着在状态级别不计算任何信息。任何先前的步骤都可以通过进行逆计算来完成，这是逻辑可逆性 [4] 的目的，它必须与物理可逆性相结合，以防止任何以加热形式损失的能量。下面我们给出本文涉及的一些逻辑可逆门。B. 使用的可逆门 1）新门：可逆门 NG 3 * 3 Fig1[4]，由其量子实现图 2 [4] 给出，从中可以看出其量子成本为 11。