Aladdin

回顾：Aladdin：一款预 RTL、高性能加速器模拟器，支持定制架构的大型设计空间探索

Aladdin [1] 是一个预 RTL 功耗/性能模拟器，旨在实现以加速器为中心的系统的快速设计空间搜索。该框架将算法的高级语言描述作为输入（C 或 C++），并使用动态数据依赖图 (DDDG) 作为加速器的表示，而无需生成 RTL。从无约束程序 DDDG（对应于加速器硬件的初始表示）开始，Aladdin 对图形应用优化和约束，以创建加速器活动的真实模型。我们针对一系列应用，通过手写 Verilog 和商用高级综合 (HLS) 工具对加速器的 RTL 实现验证了 Aladdin。我们的结果表明，与传统 RTL 流程生成的加速器设计相比，Aladdin 可以高精度地模拟功耗、性能和面积，误差在 10% 以内，同时以更少的设计工作量和时间提供这些估算。 Aladdin 可以捕捉加速器设计的权衡，从而为异构系统（包括加速器、通用核心和共享内存层次结构，例如在移动 SoC 中看到的）提供新的架构研究方向。特别是，Aladdin 允许用户在异构环境中探索加速器的定制和共享内存层次结构。例如，在使用 GEMM 基准的案例研究中，Aladdin 通过评估整个系统的更广泛设计空间发现了重要的高级设计权衡。我们设想 Aladdin 既可以用作加速器模拟器，也可以用作未来多加速器系统的设计空间探索工具。