Blaise Ravelo 1,IEEE 会员,Mathieu Guerin 2,IEEE 会员,Jaroslav Frnda 3,4,IEEE 高级会员,Frank Elliot Sahoa 5,Glauco Fontgalland 6,IEEE 高级会员,Hugerles S. Silva 7,8,IEEE 会员,Samuel Ngoho 9,Fayrouz Haddad 2,IEEE 会员,以及 Wenceslas Rahajandraibe 2,IEEE 会员 1 南京信息工程大学(NUIST),电子信息工程学院,江苏南京 210044 2 艾克斯-马赛大学,CNRS,土伦大学,IM2NP UMR7334,13007 马赛,法国 3 日利纳大学交通运输与通信运营与经济学院定量方法与经济信息学系, 01026 Zilina, 斯洛伐克 4 电信系,电气工程和计算机科学学院,VSB 俄斯特拉发技术大学,70800 俄斯特拉发,捷克共和国 5 Laboratoire de Physique Nucléaire et Physique de l'Environnement (LPNPE), Université d'Antananarivo, Antananarivo 101, Madagascar 6 联邦大学Campina Grande,应用电磁和微波实验室,Campina Grande/PB,58429,巴西 7 Instituto de Telecomunicações and Departamento de Eletrónica,Telecomunicações e Informática,Universidade de Aveiro,Campus Universitário de Santiago,3810-193 Aveiro,葡萄牙 8 巴西利亚大学电气工程系(UnB),联邦区70910-900,巴西 9 法国系统科学协会 (AFSCET),巴黎 75013,法国
摘要 - 本文的上下文是低功率应用:RF能量收集。在本文中,我们比较了用两种不同的技术实现的两个迪克森电压直流的性能:FDSOI 28 nm和BICMOS 55 nm。两种技术中二极管的I-V特性的测量表明,与BICMOS相比,FDSOI显示出较小的阈值电压和泄漏电流较小。也通过测量结果确定,用FDSOI实现的直接效力的效率优于使用BICMOS获得的直径的效率。此外,研究了后门极化(BGP)在FDSOI中的影响,并提出了新型的动态BGP。在FDSOI中实现了44%的功率转化效率(PCE),而BICMO中观察到37%的PCE。
摘要:使用飞秒激光研究了为 MONOLITH H2020 ERC Advanced 项目生产的第二个单片硅像素原型的时间分辨率。ASIC 包含一个间距为 100 μ m 的六边形像素矩阵,由低噪声和非常快速的 SiGe HBT 前端电子设备读出。使用厚度为 50 μ m 的外延层、电阻率为 350 Ω cm 的硅晶片来生产完全耗尽的传感器。在测试的最高前端功率密度 2.7 W/cm 2 下,发现飞秒激光脉冲的时间分辨率对于由 1200 个电子产生的信号为 45 ps,对于 11k 个电子则为 3 ps,这大约相当于最小电离粒子产生的电荷最可能值的 0.4 倍和 3.5 倍。将结果与使用同一原型获取的测试光束数据进行比较,以评估电荷收集波动产生的时间抖动。
摘要 - 高速和功率电路的设计复杂性增加到更高的操作频率。因此,此手稿概述了如何使用两个可切换除法比率为4和5的双重模数预分量器设计和优化完全差异的发射极耦合逻辑(ECL)门。第一个预拉剂被优化为最高的运行频率,分别为5和4的分别为142 GHz,甚至166 GHz。此外,另一位预拉剂已针对广泛使用的80 GHz频段进行了优化,该频段已由汽车行业大量促进,并且该域中有大量组件。可以在具有较宽的除法比率范围的完全可编程频率分隔线中使用两个预分量员。作为对具有出色噪声性能的频率转换设备的添加期噪声的测量非常具有挑战性,因此在理论上进行了讨论,并实际上进行了。在100 Hz的集成极限内,测得的抖动在500 AS和1.9 FS之间,最高为1 MHz偏移频率。
PIC SOI 晶圆上的附加光子设计层以及 BiCMOS BEOL 层 LBE 局部背面蚀刻模块可用于局部去除硅以提高无源性能(适用于所有技术) TSV 模块是 SG13S 和 SG13G2 技术中的附加选项,可通过硅通孔提供 RF 接地以提高 RF 性能 MEMRES 基于 SG13S 技术中的电阻式 TiN/HfO 2-x/TiN 开关器件的全 CMOS 集成忆阻模块。还提供包括布局和 VerilogA 仿真模型的工艺设计套件。 TSV+RDL 模块是 SG13S 和 SG13G2 技术中的附加选项,在 BiCMOS 上提供带有单个重分布层的 TSV
PIC SOI 晶圆上的附加光子设计层与 BiCMOS BEOL 层一起 LBE 提供局部背面蚀刻模块,用于局部去除硅以提高无源性能(适用于所有技术) TSV 模块是 SG13S 和 SG13G2 技术中的附加选项,可通过硅通孔提供 RF 接地以提高 RF 性能。 MEMRES 基于 SG13S 技术中的电阻式 TiN/HfO 2-x/TiN 开关器件的完全 CMOS 集成忆阻模块。还提供包括布局和 VerilogA 仿真模型的工艺设计套件。 TSV+RDL 模块是 SG12S 和 SG13G2 技术中的附加选项,在 BiCMOS 上提供具有单个重新分布层的 TSV
摘要 - 对于任何微电动机械系统(MEMS)设备的工厂最为明显的挑战之一,是该设备的低成本和高吞吐包装,以保护其免受环境颗粒,水分和配置的影响。在这项工作中,通过晶状级别CMOS(BICMOS)技术的130 nm双极CMOS(BICMOS)技术的RF-MEMS开关单一地整合到基于铝的后端线(BEOL)中,这是通过晶状级级别的薄级薄薄薄层薄层包装(WLE)。在晶片级封装包装之前,开发并证明了用于释放MEMS设备的湿式和蒸气释放技术。最终装置的封装是用Ti/Tin/Tin/Alcu/Ti/Tin层的堆栈实现为3- µm金属网格的晶圆级包装的。最后,将具有高沉积速率(HDR)的二氧化硅沉积过程用于释放孔的完整封装。通过低频C - V和D-Band时高频S-参数测量值评估了封装对RF-MEMS开关性能的影响。结果指示设备的完整功能,没有明显的性能下降。封装不需要额外的掩码,并且将其开发为8英寸晶圆级工艺,因此为RF-MEMS设备封装和包装提供了低成本和高吞吐量解决方案。
摘要 — 介绍了一种用于 300 GHz 左右高速通信的宽带三级伪差分 SiGe 互连双极晶体管 (HBT) 功率放大器 (PA)。该放大器采用实验性的 130 nm SiGe BiCMOS 技术制造,ft / f max 为 470/650 GHz。建议使用非对称耦合线变压器在所有放大器接口处进行器件电抗补偿,以促进宽带阻抗变换。该放大器的最大小信号功率增益为 23.0 dB,P sat /OP 1 dB 分别高达 9.7/6.7 dBm。它在小信号操作中显示 63 GHz(239-302 GHz)的 3-dB 带宽,在饱和时显示 94 GHz(223-317 GHz)的 3-dB 带宽。该放大器在 3 V 电源电压下消耗大约 360 mW,在 260 GHz 时产生 1.95% 的峰值功率附加效率 (PAE)。
摘要 — 本文提出了一种高效宽带毫米波 (mm-Wave) 集成功率放大器 (PA),该放大器采用了基于低损耗槽线的功率组合技术。所提出的基于槽线的功率合成器由接地共面波导 (GCPW) 到槽线的过渡和折叠槽组成,可同时实现功率合成和阻抗匹配。该技术提供了一种宽带并联-串联合成方法,可增强毫米波频率下 PA 的输出功率,同时保持紧凑的面积和高效率。作为概念验证,我们在 130 nm SiGe BiCMOS 后端 (BEOL) 工艺中实现了紧凑的四合一混合功率合成器,从而使芯片面积小至 126 µ m × 240 µ m,测量的插入损耗低至 0.5 dB。3 dB 带宽超过 80 GHz,覆盖整个 G 波段 (140-220 GHz)。基于此结构,采用 130 nm SiGe BiCMOS 技术制作了高效毫米波 PA。三级 PA 实现了 30.7 dB 的峰值功率增益、40 GHz 的 3 dB 小信号增益带宽(从 142 GHz 到 182 GHz)、测量的最大饱和输出功率为 18.1 dBm,峰值功率附加效率 (PAE) 在 161 GHz 下为 12.4%。极其紧凑的功率合成方法使核心面积小至 488 µ m × 214 µ m,单位芯片面积的输出功率为 662 mW/mm 2 。