XiaoMi-AI文件搜索系统
World File Search SystemDMOS
分裂栅极 n 沟道 STI-LDMOS 晶体管中热载流子应力退化的 TCAD 模拟
本文报道了对具有 STI 结构的硅基分裂栅 n 沟道 LDMOS 晶体管中热载流子引起的退化机制的联合实验和模拟分析。在这种情况下，电子可以获得足够的动能来在硅/氧化物界面处产生带电陷阱，从而引起器件退化并导致器件电参数发生变化。特别地，已经通过实验在室温下表征了线性状态下的导通电阻退化。通过使用旨在重现退化动力学的物理模型，在 TCAD 模拟框架内重现了热载流子退化。研究了不同应力条件下的电子分布函数及其对分裂栅偏压的依赖性，从而定量了解了热电子在被测器件热载流子退化机制中所起的作用。
β-Ga 2 O 3 LDMOSFET 击穿电压达 500 V，功率因数为 108 MW/cm 2
开关，并显著降低高压 IC 的寄生电容[10–15]。在过去十年中，大量研究已经检验了 SOI 上的 LDMOSFET，其特性和功率品质因数 (PFOM) 得到了增强[8、9、16–19]。实现高 V BR 是 LDMOSFET 的主要挑战
商用 P 沟道功率 VDMOSFET 作为 X 射线剂量计“2279
1 尼什大学电子工程学院，18000 尼什，塞尔维亚；stefan.ilic@nanosys.ihtm.bg.ac.rs (SDI)；sandra.veljkovic@elfak.rs (SV)；aleksandar.jevtic@elfak.rs (ASJ)；strax.dimitrijevic@elfak.rs (SD) 2 贝尔格莱德大学化学、技术和冶金学院微电子技术中心，11000 贝尔格莱德，塞尔维亚 3 格拉纳达大学电子与计算机技术系，18014 格拉纳达，西班牙；ajpalma@ugr.es 4 “Vinˇca”核科学研究所辐射与环境保护系，11000 贝尔格莱德，塞尔维亚； srbas@vin.bg.ac.rs 5 IHP—Leibniz-Institut für Innovative Mikroelektronik，15236 法兰克福，德国；andjelkovic@ihp-microelectronics.com * 通信地址：goran.ristic@elfak.ni.ac.rs † 本文是会议论文的扩展版本：Risti´c, GS；Jevti´c, AS；Ili´c, SD；Dimitrijevi´c, S.；Veljkovi´c, S.；Palma, AJ；Stankovi´c, S.；Andjelkovi´c, MS 无偏商用 p 沟道功率 VDMOSFET 对 X 射线辐射的敏感性。在 IEEE 第 32 届国际微电子会议（MIEL 2021）论文集上，塞尔维亚尼什，202 年 9 月 12-14 日；第 341-344 页。https://doi.org/10.1109/MIEL52794.2021.9569096。
信函 无回弹的 RC-LIGBT，其 LDMOS 和 LIGBT 由 L 形 SiO 2 层隔开
摘要 提出并研究了一种用L形SiO 2 层将LDMOS和LIGBT隔离的RC-LIGBT。L形SiO 2 层显著增强了击穿状态下的体电场，并大大降低了表面电场。正向传导时，A点之前电流以单极模式（LDMOS）为主，B点之后电流以双极模式（LIGBT）为主，由于电导率调制受到LIGBT区的抑制，A点和B点之间消除了回弹。反向传导状态下，LDMOS区实现了续流二极管（FWD）。与传统RC-LIGBT相比，所提出的器件表现出无回弹特性，同时将BV提高了107％。 关键词：RC-LIGBT，击穿电压，回弹现象 分类：功率器件与电路
F-CVD系统制备DMDMOS的间隙填充特性和薄膜特性
为了实现大规模集成，在半导体衬底上制造的集成电路需要多层金属互连，以将半导体芯片上的半导体器件的离散层电连接起来。不同层级的互连由各种绝缘层或介电层隔开，这些绝缘层或介电层通过蚀刻孔将一层金属连接到下一层金属。随着特征尺寸的缩小和芯片上晶体管密度的进一步增加，后端铝互连的电阻和寄生电容已成为限制高性能集成电路 (IC) 电路速度的主要因素。1-2) 通过减小绝缘层的厚度，金属线之间的层内和层间电容会增加，因为电容与线之间的间距成反比。随着电容的增加，电阻-电容 (RC) 时间延迟会增加。增加 RC 时间延迟会降低电路的频率响应并增加信号通过电路的传播时间，从而对