XiaoMi-AI文件搜索系统
World File Search SystemDRAM
戏剧艺术（DRAM）
DRAM 5124. 公民社会中的艺术。（3 学分）本课程的学生将探索艺术在人类广泛经验中的作用，特别关注社会正义。涉及的主题包括艺术家、艺术管理者和文化工作者在公民社会中的作用，以及政策与艺术、行动主义与艺术、权力与艺术之间的交集、机构对艺术家和公众的积极和消极影响、大众领域的艺术、机会和参与的平等和多样性。从历史和当代的角度以及各种文化角度探讨主题。参观当地博物馆和文化机构是本课程的必修部分。查看课程（https://catalog.uconn.edu/course-search/?details&code=DRAM%205124）
了解 DRAM 故障模式及其对...的影响
例如，实时错误信息传递、命令/地址总线保护、允许更有效的片上 ECC 方案等。内存供应商 • ASIL 认证的内存组件汽车芯片组供应商、OEM 和一级供应商 • 使用已通过 ISO-26262 ASIL 认证的内存组件
使用 Rowhammer 观察 DRAM 功耗
内存单元尺寸的不断减小提高了内存密度并降低了功耗，但也影响了其可靠性。Rowhammer 攻击利用这种降低的可靠性来诱导内存中的位翻转，而无需直接访问这些位。大多数 Rowhammer 攻击都以软件完整性为目标，但最近的一些攻击表明它可用于破坏机密性。延续这一趋势，我们在本文中观察到 Rowhammer 攻击与内存瞬时功耗密切相关。我们利用这一观察结果设计了 HammerScope，这是一种基于 Rowhammer 的攻击技术，用于测量内存单元的功耗。由于功耗与内存的活动水平相关，因此 HammerScope 允许攻击者推断内存活动。为了展示 HammerScope 的攻击能力，我们使用它发起了三次信息泄露攻击。我们首先展示 HammerScope 可用于破坏内核地址空间布局随机化 (KASLR)。我们的第二次攻击使用内存活动作为 Spectre 攻击的隐蔽通道，使我们能够从操作系统内核泄露信息。最后，我们演示了如何使用 HammerScope 进行网站指纹识别，从而危及用户隐私。我们的工作证明了找到 Rowhammer 攻击的系统解决方案的重要性。
使用 Rowhammer 观察 DRAM 功耗
内存单元尺寸的不断减小提高了内存密度并降低了功耗，但也影响了其可靠性。Rowhammer 攻击利用这种降低的可靠性来诱导内存中的位翻转，而无需直接访问这些位。大多数 Rowhammer 攻击都以软件完整性为目标，但最近的一些攻击表明它可用于破坏机密性。延续这一趋势，我们在本文中观察到 Rowhammer 攻击与内存瞬时功耗密切相关。我们利用这一观察结果设计了 HammerScope，这是一种基于 Rowhammer 的攻击技术，用于测量内存单元的功耗。由于功耗与内存的活动水平相关，因此 HammerScope 允许攻击者推断内存活动。为了展示 HammerScope 的攻击能力，我们使用它发起了三次信息泄露攻击。我们首先展示了 HammerScope 可用于破坏内核地址空间布局随机化 (KASLR)。我们的第二次攻击使用内存活动作为 Spectre 攻击的隐蔽通道，使我们能够泄露操作系统内核的信息。最后，我们演示了如何使用 HammerScope 进行网站指纹识别，从而泄露用户隐私。我们的工作证明了找到 Rowhammer 攻击的系统解决方案的重要性。
HBM2 DRAM 芯片中 RowHammer 的实验分析
RowHammer (RH) 是现代 DRAM 芯片的一个重大且日益恶化的安全性、可靠性问题，可利用该问题来破坏内存隔离。因此，了解真实 DRAM 芯片的 RH 特性非常重要。遗憾的是，之前没有研究广泛研究现代 3D 堆叠高带宽内存 (HBM) 芯片的 RH 漏洞，而这种芯片通常用于现代 GPU。在这项工作中，我们通过实验表征了真实 HBM2 DRAM 芯片的 RH 漏洞。我们表明：1) HBM2 内存的不同 3D 堆叠通道表现出明显不同级别的 RH 漏洞（误码率相差高达 79%），2) DRAM 组末尾的 DRAM 行（具有最高地址的行）表现出的 RH 位翻转明显少于其他行，3) 现代 HBM2 DRAM 芯片实现了未公开的 RH 防御措施，这些措施由定期刷新操作触发。我们描述了我们的观察结果对未来 RH 攻击和防御的影响，并讨论了理解 3D 堆叠存储器中的 RH 的未来工作。
HammerScope：使用 Rowhammer 观察 DRAM 功耗
内存单元尺寸的不断减小提高了内存密度并降低了功耗，但也影响了其可靠性。Rowhammer 攻击利用这种降低的可靠性来诱导内存中的位翻转，而无需直接访问这些位。大多数 Rowhammer 攻击都以软件完整性为目标，但最近的一些攻击表明它可用于破坏机密性。延续这一趋势，我们在本文中观察到 Rowhammer 攻击与内存瞬时功耗密切相关。我们利用这一观察结果设计了 HammerScope，这是一种基于 Rowhammer 的攻击技术，用于测量内存单元的功耗。由于功耗与内存的活动水平相关，因此 HammerScope 允许攻击者推断内存活动。为了展示 HammerScope 的攻击能力，我们使用它发起了三次信息泄露攻击。我们首先展示了 HammerScope 可用于破坏内核地址空间布局随机化 (KASLR)。我们的第二次攻击使用内存活动作为 Spectre 攻击的隐蔽通道，使我们能够泄露操作系统内核的信息。最后，我们演示了如何使用 HammerScope 进行网站指纹识别，从而泄露用户隐私。我们的工作证明了找到 Rowhammer 攻击的系统解决方案的重要性。
位精确 ECC 恢复 (BEER)：确定 DRAM 开启...
单单元 DRAM 错误率的不断上升促使 DRAM 制造商采用片上纠错编码 (ECC)，该编码完全在 DRAM 芯片内运行，以提高工厂产量。片上 ECC 功能及其对 DRAM 可靠性的影响被视为商业机密，因此只有制造商才知道片上 ECC 如何改变外部可见的可靠性特性。因此，片上 ECC 阻碍了第三方 DRAM 客户（例如测试工程师、实验研究人员），他们通常根据这些特性设计、测试和验证系统。为了让第三方准确了解片上 ECC 在错误校正过程中如何转换 DRAM 错误模式，我们引入了比特精确 ECC 恢复 (BEER)，这是一种无需硬件工具、无需有关 DRAM 芯片或片上 ECC 机制的先决知识或无需访问 ECC 元数据（例如错误综合征、奇偶校验信息）即可确定完整 DRAM 片上 ECC 功能（即其奇偶校验矩阵）的新方法。BEER 利用了关键洞察，即使用精心设计的测试模式非侵入式地诱导数据保留错误会揭示特定 ECC 功能所独有的行为。我们使用 BEER 来识别来自三大 DRAM 制造商的 80 个带有片上 ECC 的真实 LPDDR4 DRAM 芯片的 ECC 功能。我们评估了 BEER 在模拟中的正确性和在真实系统上的性能，以表明 BEER 在各种片上 ECC 功能中都是有效且实用的。为了证明 BEER 的价值，我们提出并讨论了第三方可以使用 BEER 来改进其设计和测试实践的几种方法。作为一个具体的例子，我们介绍并评估了 BEEP，这是第一种错误分析方法，它使用已知的片上 ECC 功能来恢复导致可观察的后校正错误的不可观察的原始位错误的数量和位精确位置。1. 简介动态随机存取存储器 (DRAM) 是各种计算平台上系统主存储器的主要选择，因为它相对于其他存储器技术具有优惠的每位成本。DRAM 制造商通过提高设备代之间的原始存储密度来保持竞争优势。不幸的是，这些改进很大程度上依赖于工艺技术的扩展，这会导致严重的可靠性问题，从而降低工厂产量。DRAM 制造商传统上使用行/列备用等制造后修复技术来减少产量损失 [51]。然而，现代 DRAM 芯片技术的不断扩展需要更强大的错误缓解机制才能保持可行性，因为在较小的工艺技术节点上，随机单比特错误越来越频繁 [39,76,89,99,109,119,120,124,127,129,133,160]。因此，DRAM 制造商已经开始使用片上纠错编码（片上 ECC），它可以悄悄地纠正单比特错误
了解新兴行业解决方案的安全益处和开销
我们介绍了最先进的DRAM-DIE读取干扰方法的第一个严格的安全性，绩效，能源和成本分析，该方法在更新（截至2024年4月）中（截至2024年4月）JEDEC DDR5规格中的更新（截至截至2024年4月）在更新中的描述方面被广泛称为“ PRAC”（PRAC）。与先前的最新技术不同，它建议内存控制器发出名为Refresh Management（RFM）的DRAM命令，该命令为DRAM芯片提供了时间来执行其对策，PRAC引入了新的后退信号。PRAC的向后信号从DRAM芯片传播到存储器控制器，并迫使内存控制器到1）停止服务请求，2）发出RFM命令。因此，仅在需要时就发布RFM命令，而不是定期降低RFM的性能开销。我们分四个步骤分析PRAC。首先，我们定义了一个面向安全的对抗访问模式，该模式代表了PRAC安全性最差的案例。第二，我们研究了PRAC的不同形象及其安全含义。我们的安全性分析表明，只要在访问内存位置20次之前，就可以将PRAC配置为安全操作。第三，我们评估了PRAC的性能影响，并使用开源周期级模拟器Ramulator 2.0将其与先前的作品进行了比较。我们的性能分析表明，尽管PRAC在当今DRAM芯片的良性应用程序上的性能开销少于13％，但对于将来的DRAM芯片来说，其性能开销可以达到94％（平均为60个工作负载，平均为85％），这些芯片更容易受到读取令人不安的人。第四，我们定义了一种面向可用性的对抗访问模式，该模式加剧了PRAC的性能开销，以执行记忆性能，这表明这种对抗性模式可以诱发多达94％的DRAM吞吐量和降低系统吞吐量的94％（平均为87％）。我们讨论了PRAC对未来系统和预示未来研究方向的影响。为了帮助未来的研究，我们可以在https://github.com/cmu-safari/ramulator2上开放实施和脚本。
基于数据驱动的神经形态 DRAM 的 CNN 和 RNN 加速器
摘要 — 在硬件加速器上运行大型深度神经网络 (DNN) 所消耗的能量主要来自需要大量快速内存来存储状态和权重。目前，只有通过 DRAM 才能经济地满足这种大型内存需求。尽管 DRAM 是高吞吐量和低成本内存（成本比 SRAM 低 20 倍），但其较长的随机访问延迟不利于脉冲神经网络 (SNN) 中不可预测的访问模式。此外，从 DRAM 访问数据比使用该数据进行算术运算消耗的能量高出几个数量级。如果有本地内存可用且产生的峰值很少，则 SNN 是节能的。本文报告了我们在过去 5 年中在卷积和循环深度神经网络硬件加速器方面的发展，这些加速器利用了与 SNN 类似的空间或时间稀疏性，但即使使用 DRAM 来存储大型 DNN 的权重和状态，也能实现 SOA 吞吐量、功率效率和延迟。
重新思考现代基于 DRAM 的系统中生产者与消费者的关系
摘要 半个世纪以来，商品 DRAM 的代际改进早已巩固了其作为整个计算行业主存储器的普及地位。然而，克服当今 DRAM 技术扩展挑战需要 DRAM 生产者和消费者共同推动的新解决方案。在本文中，我们观察到，行业范围的 DRAM 标准所规定的生产者和消费者之间的关注点分离正在成为解决扩展相关问题的负担。为了理解这个问题，我们研究了使用系统-内存协作克服 DRAM 扩展挑战的四个关键方向：（i）改善内存访问延迟；（ii）减少 DRAM 刷新开销；（iii）安全防御 RowHammer 漏洞；（iv）解决日益恶化的内存错误。我们发现，在这四种情况下，阻碍进步的最重要障碍是消费者对 DRAM 可靠性缺乏了解。基于对 DRAM 可靠性测试的分析，我们建议修改关注点分离以纳入生产者和消费者之间有限的信息透明度。最后，我们建议分两步实施此次修订，首先通过众包和出版的方式立即发布信息，最终对 DRAM 标准进行大规模修改。