XiaoMi-AI文件搜索系统
World File Search SystemFDSOI
基于 Cortex-M0+ 的起搏器：CMOS 技术基准，实现超低功耗运行
摘要 — 生物技术和微电子技术的不断进步不断推动着有源植入式医疗设备（如起搏器）的小型化和功耗极限。植入式起搏器是电池供电的嵌入式系统，其自主性是延长设备寿命的重要制约因素。然而，起搏器的处理器消耗了大部分电池能量，因为它必须实时分析心脏活动。因此，选择合适的 CMOS 技术来制造处理器是至关重要的一点。在此背景下，本文提出了一种主要估算基于 ARM 的处理器功耗的方法。该方法已应用于意法半导体的三种制造技术。仿真结果表明，在温度为 27°C 的情况下，对于 HCMOS9A (1.2 V)、CMOS065 (1 V) 和 FDSOI (1 V) 技术，Cortex-M0+ 消耗的平均漏电功率分别为 300 nW、136 nW 和 486 nW，有效能量分别为 398 µW/MHz、49.9 µW/MHz 和 20.3 µW/MHz。但是，通过将电源电压降低至 0.8 V，FDSOI 技术可以获得与 CMOS065 类似的漏电功耗。最后，在功耗、面积和价格标准方面，CMOS065 似乎是在功耗、面积和成本方面提供最佳折衷的技术，即使温度升高 10°C 会导致这三种技术的平均漏电功率增加 30% 至 54.5%。
学术简历，Friedel Gerfers 教授、博士
1. M.龙格； J·埃德勒； T.凯撒； K.米塞尔维茨； F. Gerfers，“一种 18 MS/s 76 dB SNDR 连续时间 Δ Σ 调制器，结合输入电压跟踪 GmC 环路滤波器”，期刊 Solid-State- Circuits (JSSC)，2023 年 - https://doi.org/10.1109/JSSC.2023.3244718 2. N. Lotfi、P.Scholz、F. Gerfers，“在 22 nm FD-SOI 中以 18.5 GS/s 运行的最快 CMOS 单通道 5 位闪存 ADC”，2023 年第 18 届欧洲微波集成电路会议 (EuMIC)，2023 年 - https://doi.org/10.23919/EuMIC58042.2023.10289098 3. H. Ordouei、C. Alija、P. Kurth、F. Gerfers ，“一种数字预失真技术，可消除电流控制 DAC 中的代码和电压相关输出阻抗误差” IEEE 国际电路与系统研讨会 (ISCAS)，2023 年，WiCAS 最佳论文奖 - https://doi.org/10.1109/ISCAS46773.2023.10181739 4. N. Lotfi、P.Scholz、F. Gerfers ，“一种 44 GHz-BW 18.5 GS/s 采样前端，可耐受 22 nm FDSOI 中的电源和共模变化”，2022 年第 17 届欧洲微波集成电路会议 (EuMIC)，2022 年 https://doi.org/10.23919/EuMIC54520.2022.9923467 5. M. Runge、D. Schmock、T. Kaiser、F. Gerfers，“通过 22 FDSOI CMOS 中的数字静态和 ISI 校准实现的 0.9V 45MS/s CT ΔΣ 调制器，具有 94dB SFDR 和 25.6fJ/conv。”，IEEE 定制集成电路会议 (CICC)，2021 年 - https://doi.org/10.1109/CICC51472.2021.9431576 光学/光子学
Yole Développement - 电信基础设施射频前端 2022 – 聚焦移动网络 - 产品手册
Cédric Malaquin 是 Yole aéveloppement (Yole) 的 RF 设备和技术技术与市场分析师，参与技术与市场报告的开发以及定制咨询项目的制作。在加入 Yole 之前，Cédric 在 Soitec 担任工艺集成工程师九年，之后担任电气特性工程师六年。Cédrich 对 FDSOI 和 RFSOI 产品特性做出了重大贡献，并在半导体领域撰写或合作撰写了三项专利和五份国际出版物。Cédric 毕业于法国里尔理工学院，获得微电子和材料科学工程学位。简介关于作者
MNEMOSYNE - 带串行接口的磁性非易失性随机存取存储器
程序存储器是太空应用的关键组件。它们永久存储在微控制器上执行的程序或现场可编程门阵列 (FPGA) 的配置数据。它们在可靠性、容错性和抗辐射性方面具有最严格的要求。欧盟资助的 MNEMOSYNE 项目旨在展示新一代具有串行接口的抗辐射高密度非易失性程序存储器。该技术将基于最先进的商用嵌入式磁性 RAM，采用 22 nm FD-SOI 工艺。如果成功，该项目将推出第一款密度高于 64 Mb 的抗辐射非易失性程序存储器，用于太空应用。存储器是太空应用的关键组件。它们可分为三种类型：大容量、高速缓存和程序存储器。后者永久存储可作为 MCU 启动存储器或 FPGA 配置非易失性存储器 (NVM) 执行的程序。在太空应用中，程序存储器是需要最高可靠性、零错误容忍度和最高辐射强度的存储器，因为它与系统上电直接相关。另一方面，随着系统性能要求的提高，集成电路（IC）越来越密集。最近的太空程序存储器需要更高的速度和密度。例如，欧洲辐射硬化 FPGA BRAVE NG-Medium 至少需要 13Mb 的配置。下一代 NG-large 和 NG-Ultra 将需要 128Mb 和高达 512Mb 的高速、低引脚数配置存储器。目前，对于这种关键存储器，没有可用的欧洲辐射硬化存储器组件。MNEMOSYNE 项目旨在基于最先进和成熟的欧洲商用 22 nm FDSOI 磁性 RAM (MRAM) 技术开发（设计和原型）新一代具有串行接口的辐射硬化高密度 NVM。得益于 FDSOI 半导体结构，该工艺自然提供了良好的辐射耐受性。此外，MRAM 技术天然具有 SEU 免疫力。关键创新包括：• 第一个密度高于 1Mb 的欧洲 RHBD（抗辐射设计）空间 NVM；• 第一个密度高于 16Mb 的全球 RHBD 空间 NVM；• 第一个采用低于 65nm 工艺的欧洲嵌入式 RHBD 高性能空间 NVM IP 核；• 第一个用于空间应用的新一代自旋转移力矩 (STT) MRAM；• 第一个在 22nm FDSOI 上应用于数字和模拟 IP 的 RHBD，用于缓解 TID 和 SEE；高密度 MRAM 的开发将重塑航天工业及其他领域的整个存储器芯片市场。
横向卫星卫星接地段...
ESCC，QML-V或JAN合格产品的ST投资组合包括二极管，双极晶体管，功率MOSFET以及逻辑，接口，模拟和电源管理集成电路。st的专有技术组合包括平面，SIC和GAN（离散），130 nm混合信号CMO，BCD（POWER ICS），SIGE 130 nm和55 nm和55 nm（RF ICS），以及65 nm和65 nm和28 nm Bumb和28 nm Fdsoi（高密度混合和cmignal和Rensignal和Remsignal and Imbers），以及RFF），以及CMF），CMS（CM）（CM）（CM）（CM）（CM）（CM）（CM）（CM）（CM）（CM）（CM）。这些技术大多数证明了Rad-Hardness功能。st Rennes Plant是ESCC，QML和JAN认证。它支持从LCC-2到CLGA625的电线粘合陶瓷密封包装，在陶瓷和有机基材上翻转芯片，直至CLGA 1752 / BGA1752。
专用于超低功耗应用的无电感多模 RF-CMOS 低噪声放大器
摘要 本文介绍并分析了一种专用于 2.4 GHz 无线传感器网络 (WSN) 应用的多模式低噪声放大器 (LNA) 的设计。所提出的无电感器 LNA 采用 28 nm FDSOI CMOS 技术实现，基于共栅极配置，其中嵌入共源级以提高电路的整体跨导。该 LNA 经过专门设计和优化，可解决三种操作模式。重新配置是通过电流调谐以及切换放大晶体管的背栅极来完成的。所提出的实现方式可使品质因数 (FOM) 在不同操作模式下保持恒定。在低功耗模式下，LNA 仅消耗 350 uW。它实现了 16.8 dB 的电压增益 (G v ) 和 6.6 dB 的噪声系数 (NF)。在中等性能模式下，增益和噪声系数分别提高到 19.4 dB 和 5.4 dB，功耗为 0.9 mW。在高性能模式下，增益最大，为 22.9 dB，噪声系数最小，为 3.6 dB，功耗为 2 mW。输入参考三阶截点 (IIP3) 所表示的线性度恒定，接近 -16 dBm。报道的 LNA 仅占用 0.0015 mm 2 。
针对 130nm 至 28nm CMOS 节点的新型断态 TDDB 建模
在保证速度性能和低功耗要求的超短通道 CMOS 节点中，TDDB 仍然是一个关键的可靠性问题。在交流射频信号操作期间，“关断状态”与“导通状态”模式依次发生，从低频（kHz）到极高频范围（GHz）[1-2]。即使“关断状态”应力通常以比“导通状态”应力更小的速率降低器件性能，但它可能成为器件在射频域和毫米波应用中运行的限制因素，在毫米波应用中，电源电压 V DD 通常是逻辑应用中使用的电源电压的两倍。不仅器件参数漂移可能变得显著，而且还可能触发栅极-漏极区域的硬击穿（BD）。因此，准确评估关断状态 TDDB 的可靠性并深入了解器件级的磨损机制至关重要，因为可以在 28nm FDSOI CMOS 节点的漏极（图 1a、c）和栅极（图 1b、d）电流上观察到击穿事件。由于空穴和电子的碰撞电离 (II) 阈值能量和能垒高度不同，因此导通或关断状态下热载流子 (HC) 的产生及其 V GS / V DS 依赖性在 N 沟道和 P 沟道中明显不同[3] 。通过低栅极电压下的 HC 敏感性对 P 沟道和 N 沟道进行了比较[4]，重点关注注入载流子效率，一方面主要考虑导通状态下的热载流子退化 (HCD) 下的 P 沟道侧，另一方面考虑关断状态下的 N 沟道侧，因为热空穴注入引起的损伤和 BD 敏感性更大。这意味着高能 HC 可能在关断模式下在栅极-漏极区域触发 BD 事件[5-6]，与热空穴效率有关[7] 。
新建模在TDDB外的新建模为130nm至28nm CMOS节点
TDDB仍然是超短路通道CMOS节点中的关键可靠性问题，并保证了速度性能和低消耗要求。在AC RF信号操作“外状态”过程中，从低（kHz）到非常高的频率范围（GHz）[1-2]依次以“状态”模式出现。即使“偏离状态”应力通常以比“州内”应力较小的速率降低设备，它也可能成为RF域中设备操作的限制因素，而对于逻辑应用中使用的供应电压V DD通常翻了一番。不仅设备参数漂移可能会变得很重要，而且还可以触发严重分解（BD）到Gate-Drain区域中。因此，至关重要的是要精确评估态度TDDB的可靠性，并深入了解设备级别的磨损机制，因为可以在排水管上观察到故障事件（图。1a，c）和门（图。1b，d）28nM FDSOI CMOS节点中的电流。由于影响电离的差异（ii）孔和电子的阈值能量和能屏障高度，在州或偏离状态下的热载体（HC）生成及其V GS / V DS依赖性在N通道和P通道上明显不同[3]。通过低闸门敏感性进行了的比较[4]，重点是注射的载体效率，一方面，在Onders HCD下，在N-Channel侧受到较大的损害，在N-Channel侧受到了较大的损坏，并且在较大的n-channel侧受到较大的损害，并且在较大的n-channel方面受到了较大的损害，并且在较大的n-channel侧受到了较大的损害。的比较[4]，重点是注射的载体效率，一方面，在Onders HCD下，在N-Channel侧受到较大的损害，在N-Channel侧受到了较大的损坏，并且在较大的n-channel侧受到较大的损害，并且在较大的n-channel方面受到了较大的损害，并且在较大的n-channel侧受到了较大的损害。这种暗示的高能量HC可能会在栅极排水区域的OFF模式下触发BD事件[5-6]与热孔效率相关[7]。