XiaoMi-AI文件搜索系统
World File Search SystemFPG
使用航天级电源组件为 Microchip RT PolarFire FPGA 供电
TPS7H4001-SP 和 TPS7H4003-SEP 是集成 FET 的高电流 (18 A) 降压转换器，其主要特性是能够并联最多 4 个相位相差 90 度的器件，而无需外部时钟，旨在满足核心轨道上对更高电流日益增长的需求。0.6 V 基准电压使它们能够满足此轨道通常的低电压要求。TPS50601A-SP 是一款较小的 6 A 高效降压转换器，拥有十多年的实际使用经验，用于为许多辅助轨道供电。封装兼容的 TPS7H4002-SP 也可用于为辅助轨道供电，因为它在架构上与 TPS50601A-SP 非常相似，但电流限制较低，适合较小的电感器尺寸。对于类似的 6 A 抗辐射设计，TPS7H4010-SEP 在 4×6 mm WQFN 封装中提供了极其紧凑的设计，并且是 32 V in 下空间级开关稳压器中最宽的 V 值。
使用深度学习处理器的 FPGA 和 SoC 人工智能工作流程
在 FPGA 上高效部署月球陨石坑探测深度神经网络 ▪ 将深度学习模型部署到 FPGA/SoC 平台上 ▪ 通过目标分析和量化工作流程优化模型性能 ▪ 为深度学习应用预处理传感器数据
增强型蒙哥马利模块快速乘法的FPGA实现
摘要。本文提出了一种增强的 Montgomery 和高效的模乘法实现方法。加密过程用于在数据从发送器传输到接收器时提供高信息安全性。各种使用方法，如 RSA、ECC、数字签名算法。提出的 Montgomery 算法使用加密的 RSA 算法，在两个不同的输入中实现，两个输入都是 8 位输入。编码已用 Verilog 语言完成，结果在 Vivado 软件上进行了模拟。对于物理测试，我们使用了 Digilent 公司生产的 FPGA NESYS 4 DDR 硬件板，上面有 Artix-7 FPGA 芯片。所提出的方法在切片触发器数量、LUT、IOB 数量和功耗方面显示出良好的效果。与其他以前的方法相比，所提出的方法在不同结果参数方面显示出更好的效果。
GENCOD 项目：在 FPGA 目标上自动生成安全关键应用的硬件代码
为了用于商业航空运输，飞机需要获得由主管部门颁发的证书，以确认其符合所有适用的适航要求。认证是认证机构对飞机及其系统和设备符合要求的法律认可。具体而言，认证涉及设计评估过程，以确保其符合适用于该类产品的一套标准，从而证明其安全水平可接受。民用飞机认证是飞机制造商、系统设计者、LRU（或设备，包括硬件和软件）供应商（或申请人）和认证机构共同参与的过程。EASA [1] 和 FAA [2] 之间可以进行交叉认证。由于计算和集成需求的不断增加，数字设备（IP 知识产权、集成电路、ASIC 和 PLD 组件）在电子设备中的应用十分广泛。随着这些设备变得越来越复杂，飞机功能可能越来越容易受到硬件设计错误的不利影响。
在 Achronix Speedster®7t FPGA 上进行 AI 基准测试
摘要 — 具有自回归关键路径或递归的机器学习网络的部署通常不能很好地利用 AI 加速器硬件。此类网络（如自动语音识别中使用的网络）必须以低延迟和确定性尾部延迟运行，以适应大规模实时应用。在本文中，我们介绍了一种推理引擎的覆盖架构，然后在 Speedster7t FPGA 上实现该架构。Speedster7t 是 Achronix Semi-conductor Corporation 生产的 AI 优化设备。我们展示了所考虑的网络类型的潜在高利用率。具体来说，我们描述了一种双时钟方法，该方法可实现 Speedster 设备中机器学习处理器块额定频率的 74.7% 的时钟频率。我们表明，该设备可以在一组标准的 AI 基准测试中实现 36.4 TOPS，并表明它可以在一系列场景中实现约 60% 的设备总体效率。然后，我们重点介绍了这种架构对于自动语音识别等低延迟实时应用的好处。
英特尔 FPGA AI 套件：入门指南
英特尔公司。保留所有权利。英特尔、英特尔徽标和其他英特尔标志是英特尔公司或其子公司的商标。英特尔保证其 FPGA 和半导体产品的性能符合英特尔的标准保修，符合当前规格，但保留随时更改任何产品和服务的权利，恕不另行通知。除非英特尔以书面形式明确同意，否则英特尔不承担因应用或使用本文描述的任何信息、产品或服务而产生的任何责任或义务。建议英特尔客户在依赖任何已发布的信息和订购产品或服务之前获取最新版本的设备规格。 *其他名称和品牌可能被视为其他财产。
尖峰还是不钉？ SNN和CNN FPGA实现的定量比较
卷积神经网络（CNN）被广泛用于解决各种问题，例如图像分类。由于其计算和数据密集型性质，CNN加速器已被开发为ASIC或FPGA。应用程序的复杂性增加导致这些加速器的资源成本和能源需求增长。尖峰神经网络（SNN）是CNN实施的新兴替代品，有望提高资源和能源效率。本文解决的主要研究问题是，与CNN等效物相比，SNN加速器是否真正满足了能源需求减少的期望。为此，我们分析了多个SNN硬件加速器的FPGA，以涉及性能和能源效率。我们提出了一种新颖的尖峰事件队列编码方案和一种新型的记忆组织技术，以进一步提高SNN能源效率。这两种技术都已经融入了最先进的SNN体系结构，并对MNIST，SVHN和CIFAR-10数据集进行了评估，以及两个不同尺寸的现代FPGA平台上的相应网络体系结构。对于小型基准（例如MNEST），SNN设计与相应的CNN实施相比，没有相当或很少的延迟和能源效率优势。对于更复杂的基准测试，例如SVHN和CIFAR-10，趋势逆转。
使用英特尔® FPGA 在高性能工业相机中实现实时图像处理
科学相机满足物理和生命科学应用的超低噪声、高灵敏度要求。它们通常用于量子计算、天文成像、细胞成像和药物发现应用。滨松利用 30 年的研究经验开发了新型 ORCA-Quest qCMOS 科学相机。这款相机是第一款实现光子数分辨的相机，可以计算每个像素上存在的光电子。由于光子数分辨受噪声性能的严重影响，滨松努力实现 0.27 电子均方根的超低读出噪声。
RT PolarFire FPGA 编程用户指南
如果启用了 Back Level 保护，则 Back Level 版本必须低于正在编程的设计版本。有关这些字段的更多信息，请单击帮助。Back Level 版本值限制了设备接受作为更新的设计版本。只有设计版本严格高于设备中先前存储的当前 Back Level 版本的（新）编程比特流才允许进行编程。Back Level 保护由 FlashLock/UPK1 保护，可以绕过。可以在配置编程选项工具中修改 Back Level 版本和设计版本。有关 sNVM 和安全设置的更多信息，请参阅 PolarFire FPGA 和 PolarFire SoC FPGA 安全用户指南。
基于 FPGA 的量子比特控制器优化探索...
摘要 — 这项工作探索了优化基于 FPGA 的控制硬件的途径和目标，用于进行量子计算系统的实验，并作为当前经典和量子计算硬件交叉点的一些研究论文的介绍。随着基于超级位架构构建大规模错误或纠正数量的计算机的承诺，室温控制电子技术的创新需要带来这些数量实现成果。 QI CK（量子仪器控制套件）是一个基于 FPGA 的领先实验实验。然而，它与其他实验性量子计算架构的集成，特别是那些使用超高频 (SRF) 腔的架构，尚待探索。我们确定了用于优化超导位架构的电子控制的关键目标，并提供了控制脉冲波解决方案的一些初步结果。通过针对三维超导量子位设置进行优化，我们希望能够揭示经典计算方法中的一些要求，以充分发挥这个量子计算架构的潜力，并传达对该研究进展的兴奋。