XiaoMi-AI文件搜索系统
World File Search SystemFabless
Kubos Semiconductors Ltd 开发副总裁
Kubos Semiconductors Ltd 开发副总裁 – 职位说明 Kubos Semiconductors 正在开发和商业化其立方氮化镓 (GaN) 专利技术，该技术有可能显著提高 LED 的效率，特别是在可见光谱的绿色和琥珀色区域。Kubos 的技术可以在需要 RGB LED 的任何地方提供根本优势，从而实现暖白光或可调 RGB 照明、显示器和高强度灯的全部潜在效率。微型 LED 中的应用可能会对打入主流市场产生变革性影响。Kubos 拥有自己的小团队，但没有晶圆厂，所有开发都在第三方设施（包括学术机构和商业制造设施）进行。我们的技术最初是在剑桥大学开发的，一些关键开发仍在根据合同继续进行。Kubos 的商业计划不是在激烈的 LED 市场上竞争，而是将技术授权给现有的大型 LED 制造商。 Kubos 的立方 GaN LED 堆栈可以直接替代传统基板，为希望利用该技术的产品开发人员降低了进入门槛。开发副总裁总结
LIPSTICK：基于可腐败感知和可解释图神经网络的无 Oracle 逻辑锁定攻击
摘要 — 在零信任无晶圆厂范式中，设计人员越来越担心基于硬件的半导体供应链攻击。逻辑锁定是一种信任设计方法，它在电路中添加额外的密钥控制门，以防止硬件知识产权被盗和生产过剩。虽然攻击者传统上依靠预言机来攻击逻辑锁定电路，但机器学习攻击已经显示出即使没有预言机也能检索密钥的能力。在本文中，我们首先研究了最先进的机器学习攻击的局限性，并认为使用密钥汉明距离作为唯一的模型指导结构度量并不总是有用的。然后，我们开发、训练和测试一种基于可破坏性感知图神经网络的逻辑锁定无预言机攻击，该攻击同时考虑了电路的结构和行为。我们的模型是可以解释的，因为我们分析了机器学习模型在训练过程中解释了什么以及它如何进行成功的攻击。芯片设计人员可能会发现这些信息有助于保护他们的设计，同时避免增量修复。索引术语 — 逻辑锁定、逻辑加密、机器学习、图神经网络、可破坏性、可解释性
IIT Hyderabad的独特性和最新计划
IIT Hyderabad的独特性和最近成立于2008年的IIT Hyderabad（IIT）的倡议，在Eng中排名第8（NIRF）。在第一个第一代IIT之后，该国连续第三年连续第三年，在QS Word排名-2022的印度工程学院排名前8名。今年，我们在国家阿里亚（Ariia）排名中也排名第7，在全国排名之一中首次跨越了第一代IIT（KGP和G）。IITH一直以发明和创新人类技术（IITH）的座右铭来追求卓越。IITH的独特功能和最近的计划将在下面捕获。直到2019年7月，IITH在印度工程学院获得了独特的地位，该机构（第一个将其引入它的IIT）是AI（印度第一家印度研究所和全球第三个在AI中启动UG计划的研究所），BTECH是工程科学。它还为有双重专业和企业家辅修机会的学生提供了灵活性。它还具有独特的部门，例如设计，文科，人工智能和气候变化，最后两个是虚拟部门。有〜2870名学生（〜910位博士生），约200名教职员工和〜160名员工，IITH一直是研究中的充满活力的，大约3740张Scopus出版物（直到2019年12月），价值950个项目价值约950卢比。〜280千万，〜130专利和10家创业公司。在2019年，IITH在工程学8和总排名22，QS亚洲排名198，印度排名16（印度工程学院中排名第8）的NIRF排名。 2019年8月至2021年11月统计的倡议：在2019年，IITH在工程学8和总排名22，QS亚洲排名198，印度排名16（印度工程学院中排名第8）的NIRF排名。2019年8月至2021年11月统计的倡议：建立的医疗保健企业家中心（C F HE），用于医疗创新，Fabci，用于独特的Fabless芯片设计，ITIC，一个用于启动支持的孵化池和研究公园。与日本（JICA）的牢固合作伙伴关系，以通过友谊计划在IITH的合作中支持校园基础设施和研究。
半导体研发原型设施和能力
发布日期：2024 年 3 月 4 日 提交截止日期：2024 年 3 月 29 日 概述 Natcast 是美国国家半导体技术中心 (NSTC) 的 CHIPS 运营商，正在寻求公众意见，以告知 NSTC 拥有或运营的潜在半导体研发设施和能力的要求，以加强半导体和微电子创新生态系统。我们正在寻求社区对研发原型设施和能力的意见。我们要求提供有关 (a) 研发原型设施和能力的类型，以及 (b) 为这些设施和能力的用户提供的价值的意见。在设计和开发研发半导体原型设施方面有很多选择。我们希望确保我们考虑社区对这项重要 NSTC 投资的意见。就本文件而言，我们使用“设施”一词来描述进行研发工作的物理位置，使用“能力”一词来描述用于进行实验和创建半导体原型的流程，无论是完整流程还是部分流程。谁应该回应。本信息请求 (RFI) 寻求可能成为研发原型设施和能力用户的广泛组织的意见，包括无晶圆厂芯片设计公司、代工厂、IDM、材料供应商、设备供应商、设计芯片的系统公司、学术教师和学生、初创公司、小型企业、技术孵化器、政府实验室、联邦资助的研究和开发中心 (FFRDC)、大学应用研究中心 (UARC)、国防工业基地、商业 IP 公司和电子设计自动化 (EDA) 公司。.受访者须知： ● 请回答所有相关问题。没有必要回答所有问题。● 对于大型组织，请确保您咨询直接从事半导体原型设计的同事；我们需要他们的具体意见。● Natcast 预计将就 NSTC 服务的不同方面发布其他 RFI。未来的 RFI 可能会侧重于供应方，即社区中的哪些成员有兴趣为 NSTC 提供原型设计设施。
首次公开募股 (IPO) 概况 OPPSTAR BERHAD (0275)
Oppstar 主要提供集成电路 (IC) 设计服务，涵盖前端设计、后端设计和根据客户规格提供的完整交钥匙解决方案。该集团主要使用 20nm 至 3nm 的先进工艺节点技术设计专用集成电路 (ASIC)、片上系统 (SoC)、中央处理器 (CPU) 和现场可编程门阵列 (FPGA)，用于电信、汽车、工业和消费电子等各个行业。IC 设计部门在 2022 年贡献了其年收入的 99% 以上。此外，它还提供其他相关服务，例如硅后验证服务、培训和咨询服务，占其总收入的不到 1%。Oppstar 在槟城、吉隆坡和上海租用办公室运营，客户来自多个国家（主要是中国），其客户主要包括集成设备制造商、无晶圆厂公司、轻晶圆厂公司、电子系统提供商和其他 IC 设计公司。它已完成特定于代工厂的 IC 设计项目，因为每个代工厂工艺都有自己的一套设计规则。它设计的一些 IC 由世界领先的代工厂制造，例如台积电、三星半导体、英特尔和 Global Foundries Inc. 2022 年，Oppstar 与 Sophic Automation 签订了战略合作伙伴协议，以利用 Sophic Automation 的工程资源和客户群进一步加强其在硅后验证服务方面的产品。由于其业务性质依赖于熟练的人员，其劳动力成本占总销售成本的 90% 以上，其目前 217 名设计工程师的利用率在 FPE2022 达到 85.17%。作为确保未来设计工程师劳动力的努力的一部分，该集团目前与 5 所高等院校合作，制定了一个结构化的计划，通过研发、行业讲座、现场培训、训练营、实习等活动培养知识型员工并提供就业机会。 Oppstar 的订单价值约为 3429 万令吉，主要包括交钥匙设计服务，预计将在未来 12 个月内确认。
项目名称 用于感测及光学互连的硅光子集成电路 负责人曾汉基教授 (电子学系)
项目名称 用于传感和光学互连的硅光子集成电路 负责人 曾汉基教授（电子工程系） 工学院院长、伟伦电子工程学教授 成员 易丹博士 博士（电子工程），2022 年 陈吴大卫博士 博士（电子工程），2023 年 周学桐博士 博士（电子工程），2023 年 项目描述 本项目旨在开发下一代硅光子集成电路技术，该技术可以提高系统性能，使其超越纯微电子集成电路所能达到的水平。 该团队的核心专业知识是硅光子学，这是中大二十多年的研究成果。作为亚洲最早开发硅光子学的团队之一，该团队拥有一些最先进的硅光子设计，可用于提高通讯设备、3D 成像和量子信息系统的性能。遵循微电子行业无晶圆厂设计业务模式的成功范例，我们将专注于设计，同时利用现有的代工厂制造光子集成电路 (PIC)。该团队将构建子系统，用作其他公司生产的产品的核心组件。他们的产品将包括用于数据中心互连的基于硅光子的 1.6 和 3.2 TbE 光学引擎，以及用于医疗设备和工业计量的小型手持式光学相干断层扫描 (OCT) 成像系统。创始成员包括电子工程系的曾汉基教授、易丹博士、陈吴博士和周学桐博士。曾汉基教授是工程学院院长和伟伦电子工程教授，在硅光子学方面拥有超过 23 年的研发经验，包括成功将新产品推向市场。易丹博士于 2022 年获得中大博士学位，并荣获工程学院最佳论文奖。 David WU Chan 博士于 2023 年获得博士学位，并开发出最先进的工作速度超过 400Gb/s 的硅调制器。周学桐博士于 2023 年获得博士学位，并开发出最先进的先进光纤到芯片接口，该接口可提供同类最佳的性能，具有高耦合效率（耦合损耗小于 0.9dB）和宽工作带宽。
Himax并看到工作室合作，在
TAINAN, Taiwan and SHENZHEN, China – January 2, 2024 – Himax Technologies, Inc. (Nasdaq: HIMX) (“Himax” or “Company”), a leading supplier and fabless manufacturer of display drivers and other semiconductor products, today announced that the Company, in collaboration with Seeed Studio, the IoT hardware partner providing services that empower developers to implement their projects and products for digital转换，将推出尖端电池供电的端点AI视觉处理模块，Grove Vision AI模块V2，CES2024。此处理模块以Himax的WiseEye2 AI处理器HX6538（“ WE2”）为特色，以其极低的功耗和出色的AI推理性能而闻名，具有广泛和广泛的AI开发功能。在行业的最前沿，处理模块是一个强大的端点AI开发平台，为将来的AI应用程序铺平了道路。Himax的Wiseeye TM智能图像传感解决方案已在各种端点AI应用中很好地采用。新一代WE2 AI处理器是建立在其前身芯片We1的成功之上的。WE2利用高级皮层M55和Ethos U55体系结构可提供32倍的推理速度，而与WE1相比，推理速度和能源效率高50倍。这些增强功能允许WE2在保持超低功耗的同时启用更多端点AI计算要求。WE2具有多层电源管理结构，并结合了动态电压频率缩放（DVFS）技术，以实现微型水平的功耗。WE2还包含了令人印象深刻的安全功能，包括确保每个芯片都具有独特身份的物理不荡情功能（PUF）安全机制，从而减轻了未经授权的访问和伪造的风险，从而增强了芯片安全性。此外，内置的RSA和ECC硬件加密和解密引擎实现了毫秒级快速安全启动，进一步确保了安全有效的数据传输。作为AI支持的微处理器领域的先驱，WE2提供了出色的AI推论功能，具有超值功耗超过传统MCU的规格。这些优点使WE2成为Seeed Studio端点AI视觉处理模块的理想选择。配备了WE2的SEED Studio Endpoint AI模块是端点AI设备的全面开发平台，可满足软件和硬件的各种开发需求。在硬件开发方面，该模块支持MIPI CSI摄像机和麦克风，以帮助收集图像和声音数据。此外，它还提供了通用界面设计，可支持众多IO接口，使开发人员可以在同一接口上连接不同类型的外部设备，并大大增强了产品开发的灵活性和便利性。用于软件开发，Seeed Studio的端点AI视觉处理模块不仅提供了数十个预训练的AI模型，而且还具有Edgelab AI工具链。这个功能强大的工具链使用户可以根据其特定要求量身定制AI模型培训，从而实现更多个性化的AI软件开发。在系统级硬件和软件互操作性和协作方面，Seeed Studio处理模块可以与广受欢迎的Seeed的Universal Xiao Microcontroller开发板系列无缝集成。组合可以将处理模块与无代码AI方法集成到各种家用电器中，从而使家用设备中的AI技术更加有效。
硅光子学
执行摘要 最新技术摘要 在过去 20 年中，硅光子学已成为光子集成电路 (PIC) 的一项极具吸引力的技术，因为它直接建立在硅纳米电子领域的极度成熟基础之上。因此，它开辟了一条通往非常先进的 PIC 的道路，具有非常高的产量和低成本。更准确地说，今天，硅光子 PIC 正在 200 毫米和 300 毫米 CMOS 代工厂中以纳米级精度和可重复性进行商业化生产，这从光子学的角度来看是前所未有的。基本技术利用绝缘体上硅 (SOI) 晶圆，其中埋氧层顶部的硅层充当连接芯片上器件的波导的核心。由于硅是导光材料，氧化硅是包层，该技术可以解决波长范围约为 1 至 4 m 的应用，从而包括以 1300nm、1550nm 和 1550(+)nm（分别为 O、C 和 L 波段）为中心的非常重要的光纤光谱带。硅光子学已经成为十多家公司（其中大部分是无晶圆厂公司）用于数据中心和电信网络中高数据速率收发器产品的首选技术。总的来说，他们向市场部署了估计数百万个硅光子收发器。大约有 20 个硅光子制造平台（部分为工业平台，部分为支持原型设计和小批量制造的研究机构平台）已经建立，这些平台基于现有基础设施和源自硅电子行业的专有技术（见附录 A1）。典型平台允许集成高速调制器和高速 Ge 探测器，符号率范围为 50 至 100 Gbaud，以及用于光束组合/分裂、波长选择功能、偏振选择功能和片外耦合的高级无源功能。一些平台允许其他功能，例如与高级电子设备的集成（单片或混合）、光源的集成（异构或混合）以及面向传感的功能（例如微流体）。大多数平台的运作方式类似于代工厂：任何最终用户都可以访问它们，无论是全掩模版/全晶圆批次 (FRFL) 模式还是成本分摊多项目晶圆 (MPW) 模式，其中最终用户可以提交部分掩模版的设计，并将收到几十个处理过的芯片而不是完整的晶圆。 FRFL 模式成本高昂（数十万欧元/美元），但每芯片成本较低（每芯片约 10 欧元/美元），而 MPW 模式每设计成本更实惠（数十万欧元/美元），但每芯片成本约 1000 欧元/美元。当扩展到更高产量（例如 1000 片晶圆）时，芯片成本可降至每芯片 1 欧元/美元以下，因为固定掩模和间接成本在整个批次中摊销。当代工厂基础设施的投资已经折旧或与其他用户共享时，较低的单芯片成本也会受益。芯片代工厂向其客户提供工艺设计套件 (PDK)。这些 PDK 详细说明了给定平台的设计规则，并包含基本组件和电路库。硅光子学 PDK 的成熟度尚未达到 CMOS IC 代工厂的水平。今天，硅光子学 PDK 仅包含非常基本的构建模块库，特别是对于 MPW 操作模式。未来的硅光子学 PDK 必须包含组件和电路的紧凑模型，其参数基于经过验证的测量数据，并考虑到晶圆之间和晶圆之间的工艺变化。