XiaoMi-AI文件搜索系统
World File Search SystemFinFET
可重新配置的非均匀功率组合V波段PA，+17.9 dbm PSAT和26.5％的PAE在16 nm Finfet CMOS
摘要 - 本文介绍了双模式V波段功率放大器（PA）的设计，该功率放大器（PA）使用负载调制提高了功率退回（PBO）时的效率。PA利用可重新选择的两/四向电源组合器来实现两种离散的操作模式 - 满足功率和后退功率。Power Combiner采用了两种技术来进一步提高PBO的PA效率：1）使用具有不均匀转弯比的变压器的使用，以减少对两种模式和2模式之间的PA内核的阻抗差异的差异）使用拟议的开关方案，以消除与背部功率模式相关的泄漏电感（bpm）。两阶段PA的峰值增益为21.4 dB，分数BW（FBW）为22.6％（51-64 GHz）。在65 GHz时，PA的P SAT为 + 17.9 dBm，OP 1 dB为 + 13.5 dBm，峰值功率增加了效率（PAE），在全功率模式下为26.5％。在BPM中，测得的P SAT，OP 1 dB和峰值PAE分别为 + 13.8 dBm， + 9.6 dBm和18.4％。在4.5 dB后退时，PAE的点数增加了6％。PA能够在平均P OUT/PAE分别 + 13 dbm/13.6％的情况下扩增6 GB/S 16-QAM调制信号，EVM RMS为-20.7 dB。此PA在16 nm的FinFET中实施，占0.107 mm 2的核心面积，并在0.95-V电源下运行。
使用FinFET和CMOS逻辑的双端口8T SRAM单元格
摘要 - 具有超低泄漏和出色稳定性的静态随机记忆细胞是当代智能设备中设备上层的记忆的主要选择。本文介绍了一个新型的8T SRAM细胞，其泄漏降低并证明是稳定性的。所提出的SRAM单元使用堆叠效果来减少泄漏和传输门作为访问晶体管以增强稳定性。已经根据功耗和静态噪声边缘（RSNM，HSNM和WSNM）分析了所提出的具有堆叠晶体管的拟议的8T SRAM细胞的性能。在22 nm技术节点时，发现基于FIN-FET的8T细胞的功耗为572 PW，与基于CMOS的8T细胞相比，该因子几乎降低了一个因子。此外，对于基于FinFET的新型8T SRAM细胞在22 nm技术节点的情况下，发现功耗被发现减少了一倍。𝟓×𝟏𝟎𝟏𝟎𝟐𝟐𝟐。WSNM，HSNM和RSNM的8T SRAM细胞在0.9 V电压电压下观察到具有FinFET逻辑的8T SRAM细胞的240 mV，370 mV和120 mV。与常规的6T填充细胞相比，所提出的细胞显示了20％，5.11％和7％的WSNM，HSNM和RSNM，这是分数的。还分析了SNM的灵敏度，并报告了温度变化的敏感性。此外，获得的结果证实了所提出的SRAM细胞的鲁棒性，与近期作品相比。
基于沟道的FinFET温度特性...
本文介绍了 FinFET 的温度灵敏度以及基于晶体管 Fin 宽度将 FinFET 用作温度纳米传感器的可能性。使用多栅极场效应晶体管 (MuGFET) 仿真工具来检查温度对 FinFET 特性的影响。首先模拟了不同温度和通道 Fin 宽度 (WF = 5、10、20、40 和 80 nm) 下的电流-电压特性，本研究采用了二极管模式连接。在工作电压 V DD 为 0–5 V 时，在最大 ∆I 下，FinFET 具有最佳温度灵敏度。根据结果，温度灵敏度随通道 Fin 宽度 (5-80 nm) 的整个范围线性增加，此外，较低的栅极 Fin 宽度 (WF =5nm) 可以在较低的工作电压 (V DD =1.25 V) 下实现更高的灵敏度。
根据辐射效应表征各种基于 FinFET 的 6T SRAM 单元配置
摘要：航空航天应用中使用的微电子电路在辐射极其强烈的环境中工作，极有可能发生单粒子翻转 (SEU)。静态随机存取存储器 (SRAM) 是这些电路中最容易受到影响的，因为它占据了最近的片上系统 (SoC) 的很大一部分区域，并且还经常存储重要数据。因此，保持与 SEU 相关的数据完整性已成为 SRAM 位单元设计的主要要求。与 CMOS 器件相比，在 SRAM 单元中使用 FinFET 器件可以提供更高的抗辐射能力。在这项工作中，我们使用 TCAD 模拟分析了 SEU 对三种不同的基于 FinFET 的 6T 位单元配置的影响，其中访问和下拉晶体管中的鳍片数量不同。我们分析了 90 度和 60 度角下 SEU 的影响。
4 全耗尽器件 - FDSOI 和 FinFET
关键特征的小型化。然而，对栅极长度的要求尤其具有挑战性。在以前的技术节点中，栅极之间的距离相对于栅极长度很大。然而，在现在和未来的技术节点中，栅极之间的距离相对于栅极长度本身很小。这就需要栅极长度的缩放。除了缩小器件尺寸的物理挑战之外，还有一个重大挑战是如何保持晶体管的静电完整性。过去，这是通过栅极电介质缩放、沟道掺杂和扩展优化来实现的。这些传统技术不再能够控制短沟道效应。需要新的设备架构来继续缩放趋势。除了控制静电之外，晶体管性能是每个技术节点的关键。因此，晶体管必须同时具有良好的静电和性能。本章介绍了与传统缩放相关的问题，并探讨了传统缩放的替代方案。