该学院由AANM&VVRSR教育协会(Gudlavalleru)推广,并于1998年成立。该学院位于古德拉瓦勒(Gudlavalleru),周围环绕着郁郁葱葱的绿色田野,为学习者提供宁静的氛围。学院提供B.Tech。在工程,即民用,电气和电子,机械,电子与通信,计算机科学,信息技术,人工智能和数据科学,物联网和CSE和CSE(人工智能和机器学习)的八个分支中的计划,总摄入量为1320年。它还提供了五个工程学的PG计划(M.Tech。)和业务管理(MBA)。该学院已永久隶属于卡基纳达(Kakinada)的Jntuk,并从U.G.C.在2014年,状态延长到2025年。所有合格的工程分支均由NBA根据第1层获得认可,该学院获得了新德里Naac的认可。
1 密苏里大学堪萨斯城分校计算机科学与电气工程系,美国密苏里州堪萨斯城 64110 2 古德拉瓦莱鲁工程学院电气与电子工程系,古德拉瓦莱鲁,克里希纳区,维杰亚瓦达 521356,印度;jasthikiran88@gmail.com (KJ);gsr_gsrinu@yahoo.co.in (SRG) 3 印度理工学院电气工程系,印度 Kharagpur 721302;ddas@ee.iitkgp.ac.in 4 休斯顿大学工程技术系,美国德克萨斯州休斯顿 77004;wshireen@uh.edu 5 萨勒诺大学管理与创新系统系,Via Giovanni Paolo II, 132, 84084 Fisciano,SA,意大利; psiano@unisa.it 6 约翰内斯堡大学电气与电子工程科学系,约翰内斯堡 2006,南非 7 奥尔堡大学能源技术系微电网研究中心 (CROM),9220 奥尔堡,丹麦;joz@energy.aau.dk * 通信地址:golip@umkc.edu
6 Assoc.Professor,ECE部,Seshadri Rao Gudlavalleru工程学院,Gudlavalleru -521356,A.P.,印度A.P.,A.P.,India Abstract多路复用器(或MUX)是一个数字电路,它选择了几个模拟或数字输入信号之一,并将选定的输入转发到单个线条中。多路复用器也称为数据选择器。以不同方式实施的多路复用器。绝热逻辑由于热力学过程而消散了较少的能量损失,在这种过程中没有能量交换。绝热逻辑与切换活动的概念一起工作,该概念通过将存储的能量恢复到供应中来降低功率。这些电路是使用可逆逻辑来节省能量的低功率电路。在这三个多路复用器中,使用CMOS逻辑和两种绝热逻辑方法(即有效的电荷恢复逻辑(ECRL)和时钟绝热逻辑(CAL)实现。这些电路是设计,模拟和合成的。结果表明,与ECRL和CMOS逻辑相比,CAL设计消耗的功率更少。引入现代数字系统中功耗的重要性已大大增加。由于电池提供的有限电源,这些设备中涉及的电路必须设计为减少功率。还需要昂贵的噪音冷却机械,电池和电源保护电路。多路复用器是数字设计中必不可少的组成部分。收到二进制信息在数据密集型设计中广泛使用。因此,最小化多路复用器的功率耗散是低功率设计的主要关注点之一。大多数节电技术涉及电源的缩放,这会导致阈值泄漏的大幅度增加,从而在过程变化中引起了不确定的电流。因此,需要其他某些与电压缩放无关的技术。已经发现,计算和功率耗散之间存在基本联系。也就是说,如果可以以某种方式实施计算而没有任何信息损失,那么它所需的能量可能会降低到零。可以通过以可逆的方式执行所有计算来实现。因此,在充电转移阶段的最低功耗称为绝热切换。基于CMOS的常规设计在切换过程中消耗了很多能量。绝热开关技术在充电过程中通过PMOS减少了能量耗散,并重用在放电阶段存储在负载电容器上的某些能量。背景一个多路复用器是具有2N输入线和单个输出线的组合电路。简单地,多路复用器是多输入和单输出组合电路。
Sanketika Vidya Parishad工程学院2024年2月 - 印度院长学术界和主要教授Vishkapatnam,2023年4月 - 2024年1月,Dean Academics&Hyderabad教授,印度SASI SASI SASI SASI SASI技术研究所,2021年1月2021年1月2023年1月2023年MAR MAR MAR MAR EDICTIAL,IQAC COURDIANT,ICERTINDERSINEME;院长(学者)兼董事(Eresources)印度副院长(图书馆回收与技术服务与证书课程)Koneru Lakshmaiah工程学院2005年12月 - 2011年5月,印度RVR和JC工程学院Guntur副教授,2000年 - 2000年12月 - 2005年12月7日,印度助理教授和副教授印度Udlavalleru
工程学院,奎师那dt。,安得拉邦摘要:有限的场乘法在加密电路中起着至关重要的作用,因为其广泛应用。但是,由于其复杂性,这些乘法的建筑电路构成了重大挑战。为了减轻这种情况,使用Karatsuba算法,将每个数字分为N/2位以降低空间复杂性。这种方法降低了空间的复杂性,但也会增加时间复杂性。在我们的研究中,我们引入了一种混合方法,实施了类似Karatsuba的乘数,该乘数结合了Karatsuba和SBM(学校图书乘法)技术的元素。在拟议的设计中,我们用华莱士树乘法器替换阵列乘数,以进一步提高设计性能。这种组合有效地降低了时间和空间的复杂性。根据报告的设备利用和潜伏期,我们的发现表明,所提出的乘数在速度和效率方面比标准的Karatsuba乘数优于标准的Karatsuba乘法器,尤其是在该地区 - 德莱产品指标。关键字:二进制多项式乘数,现场可编程的门阵列(FPGA),有限的场乘法,华莱士树乘数,M-Term Karatsuba类似。