XiaoMi-AI文件搜索系统
World File Search SystemHardware
GPAM使用远程深度学习反对加密硬件
摘要。使加密处理器对侧通道攻击更具弹性，工程师已经开发了各种对策。但是，这些对策的有效性通常是不确定的，因为这取决于软件和硬件之间的复杂相互作用。到目前为止，使用分析技术或机器学习评估对策的有效性需要大量的专业知识和努力，以适应使这些评估昂贵的新目标。我们认为，包括具有成本效益的自动攻击将有助于芯片设计团队在开发阶段快速评估其对策，从而为更安全的芯片铺平了道路。在本文中，我们通过提出GPAM来奠定基础，该系统是第一个用于电源侧通道分析的深度学习系统，该系统在多个加密算法，实现和侧向通道进行了概括，而无需进行手动调整或痕量预处理。我们通过成功攻击四个硬化硬件加速的椭圆曲线数字签名实现来证明GPAM的能力。我们通过攻击受保护的AES实施并实现与最新攻击相当的性能来展示GPAM跨多种算法概括的能力，但没有管理痕量策划，并且在有限的预算之内。我们将数据和模型作为开源贡献，以使社区能够独立复制我们的结果并以它们为基础。
硬件安全性的进化大语言模型
自动化硬件（HW）安全漏洞检测和在设计阶段的缓解措施必须有两个原因：（i）必须在芯片制造之前，因为装修后修复程序可能是昂贵甚至不切实际的； （ii）现代HW的规模和复杂性引起了人们对损害中央情报局三合会的未知漏洞的担忧。虽然大型语言模型（LLM）可以在半导体环境中彻底改变HW设计和测试过程，但可以利用LLMS自动纠正HW设计中固有的安全性 - 相关漏洞。这项研究在寄存器转移水平（RTL）设计中阐述了LLM集成的种子，重点是自主解决与安全有关的漏洞的能力。分析涉及比较方法论，评估可伸缩性，可解释性和识别未来的研究方向。潜在的探索领域包括开发用于HW Secupity任务的专业LLM架构，并使用特定领域的知识来增强模型性能，从而导致可靠的自动化安全性测量和与HW脆弱性相关的降低风险。
Quasar-ViT：面向硬件的视觉变换器量化感知架构搜索
视觉转换器 (ViT) 已证明其在计算机视觉任务中比卷积神经网络 (CNN) 具有更高的精度。然而，为了在资源有限的边缘设备上有效部署，ViT 模型通常需要大量计算。这项工作提出了 Quasar-ViT，一种面向硬件的量化感知 ViT 架构搜索框架，以设计用于硬件实现的高效 ViT 模型，同时保持精度。首先，Quasar-ViT 使用我们的逐行灵活混合精度量化方案、混合精度权重纠缠和超网层缩放技术来训练超网。然后，它应用一种高效的面向硬件的搜索算法，结合硬件延迟和资源建模，从不同推理延迟目标下的超网中确定一系列最佳子网。最后，我们提出了一系列 FPGA 平台上的模型自适应设计，以支持架构搜索并缩小理论计算减少和实际推理加速之间的差距。我们搜索到的模型在 AMD/Xilinx ZCU102 FPGA 上分别实现了 101.5、159.6 和 251.6 帧每秒 (FPS) 的推理速度，对于 ImageNet 数据集的 top-1 准确率分别达到 80.4%、78.6% 和 74.9%，始终优于之前的研究。
Microsoft PowerPoint - 硬件保证 IC 图像和网表分析中的 AI 技术_v2
• 每层数百万张图像 • 不同层和区域的图像变化 • 样品制备和成像的异常 • 特征尺寸小/特征之间的间隙窄
前景、应用和对硬件的影响
大公司也参与其中；2023 年 12 月，谷歌宣布了其 Gemini 模型系列，其中包括迄今为止最大的模型 Gemini Ultra，以及 Gemini Nano，后者是通过从 Ultra 进行蒸馏学习训练的版本，可在某些 Pixel 智能手机上运行。苹果为其 Apple Silicon SoC 上的 AI 项目开源了 MLX 框架。这里还值得一提的是，Stability AI 标志性的 Stable Diffusion 图像生成器是缩小生成式 AI 的先驱——该模型需要 5GB 的 GPU RAM 才能运行，因此可以安装在任何 Apple Silicon Mac 上，而高通已经演示了它在智能手机上的运行。12 月，Stability 创始人 Emad Mostaque 在他的 X feed 上预测，一个开源项目将在 2024 年的某个时候在边缘计算平台上匹敌或超越 GPT-4。2024 年 1 月，Stability AI 推出了 StableLM 2，这是一个只有 16 亿个参数的语言模型——比最初的 StableDiffusion 略大。
micronas：内存和延迟约束硬件 -
设计域特定的神经网络是一项耗时，容易出错且昂贵的任务。神经体系结构搜索（NAS），以简化特定于域的模型开发，但在微控制器上进行时间分类的文献存在差距。因此，我们调整了可区分的神经修道搜索搜索（DNA）的概念，以解决有关资源约束的Mi-Crocontrollers（MCUS）的时间序列分类问题。我们介绍了Micronas，这是DNA，延迟查找表，动态音量和专门针对MCUS时序列分类设计的新颖搜索空间的DNA，延迟查找表，动态结合表和新颖的搜索空间的Micronas。所得系统是硬件感知的，可以生成满足用户定义的执行延迟和峰值内存消耗的限制的神经网络体系结构。我们在不同的MCUS和标准基准数据集上进行的广泛研究表明，Micronas找到了达到性能的MCU量身定制的体系结构（F1得分），附近是最先进的桌面模型。我们还表明，与独立于域的NAS基准（如DARTS）相比，我们的方法在遵守记忆和潜伏期限制方面具有优越性。