Dinesh Rangappa 博士 教授 应用科学系(纳米技术) VisvesvarayaTechnological 大学,研究生研究中心,班加罗尔地区 Muddenahalli,Chikkballapura562101 电子邮件:dineshrangappa@gmail.com,dineshrangappa@vtu.ac.in 手机:+91 9632764659,+91 8660168030 Google Scholar:https://scholar.google.co.in/citations?user=OfBeF6MAAAAJ&hl=en VTU IRINS:https://vtu.irins.org/profile/111394 ORCID ID:0000-0001-7756-0266 研究员 ID:AAA-1150-2020
1,2 E&CED NIT Hamirpur 摘要- 降低 IC 功耗是当今人们关注的重点。随着 MOS 器件的广泛应用,人们越来越需要功耗更低的电路,尤其是对于使用电池供电的便携式设备,如笔记本电脑和手持式电脑。存储元件消耗了 IC 总功耗的 70%。由于触发器是便携式设备中使用的存储元件的主要部分,因此降低触发器功耗的主要关注点将有助于我们在很大程度上降低 IC 的功耗。减少时钟晶体管的数量可以很好地降低其功耗。由于使用传统 CMOS 逻辑设计的触发器比使用传输门和传输晶体管设计的触发器消耗更多功率,而门控触发器将减少输入和输出相同时不必要的晶体管切换。因此,使用传输门和传输晶体管的门控触发器可用于降低平均功耗。本文提出了一种门控触发器,并将其功耗与输入频率结果与时钟对共享触发器 (CPSFF) 进行了比较。采用 180nm 技术的 Tanner EDA 工具。使用 Cadence EDA 工具设计布局 关键词 - 传输晶体管、传输门、CPSFF、功耗