Jata

HS Jatana，科学/工程“SG”组长 – 设计与流程......

他在 BITS Pilani 获得了工程学学士学位（荣誉学位），并曾在 CMC Delhi 担任软件工程师，负责铁路计算机化项目，后来加入 SCL 的 CMOS 部门。他曾在美国加利福尼亚州的罗克韦尔半导体公司工作，参与 R65 系列设备的设计。他曾在 CMOS 的不同领域工作过，在 CMOS 设计、设备测试/特性描述、ATE 上的测试程序开发、硅调试以及几个技术节点的工艺集成/移植方面拥有丰富的经验；从 5µm 到亚微米节点。他还在 AMS Austria 工作了十个月，负责在其代工厂移植 SCL 的 CMOS 工艺。目前，作为 SCL/ISRO 的集团负责人，他管理着四个关键部门：VLSI 设计、工艺开发、光电设备和 MEMS 设计。他在各种 ASIC 和产品的设计方面发挥了重要作用，例如电表芯片、单片电话、12 位 ADC、14 位 DAC、CMOS 成像传感器 CIS、信号处理器、SRAM、LVR、LDO、RAdHARD 设备等。他感兴趣的领域是低功耗 CMOS 设计、DSM 体制下的模拟设计、DSM 时代的工艺增强/优化。他发起了许多新的工艺开发模块，例如 HV、SOI、BiCMOS、带背面减薄的 CCD 工艺技术、用于光子学的 Si 上的 III-V 材料等以及用于相机应用的 APS、超低功耗电路（偏置为几 nA）、轨到轨 OTA、RHDB SRAM 等。