XiaoMi-AI文件搜索系统
World File Search SystemKbit
ITU-R BT.1872-3 建议书 – 广播辅助服务的用户要求，包括数字电视室外广播、电子/卫星新闻采集和电子现场制作
线性 PCM（例如 48 kHz、16 位每通道 768 kbit/s 或 48 kHz、24 位每通道 1152 kbit/s） 压缩声音信号：例如MPEG-1 Layer II 每通道至少 180 kbit/s，MPEG-4 AAC 每通道至少 144 kbit/s，MPEG-4 HE-AAC v2 每通道至少 96 kbit/s，AC-4每通道至少 128 kbit/s 或每通道至少 144 kbit/s 的 MPEG-H 3D 音频。详情请参见 ITU-R BS.1196 和 ITU-R BS.1548 建议书。
IGLOO® 和 ProASIC®3 FPGA - Microchip 技术
与同等的 ProASIC3 器件相比，ProASIC3L 系列 Microchip Flash FPGA 可大幅降低动态功耗 40%，静态功耗 50%。这些节能效果与性能、密度、真正的单芯片、低至 1.2V 的 I/O 操作、可重新编程性和高级功能相结合。使用 Flash*Freeze 技术，用户可以即时关闭动态电源并将器件切换到静态模式，而无需关闭时钟或电源，同时保留器件的内部状态。• 逻辑密度从 7K LE 到 35K LE • 1 Kbit 片上可编程非易失性 FlashROM 存储器 • 1.2V–1.5V 操作 • 基于最多 6 个集成 PLL 的时钟调节电路 • 最多 504 Kbit 的真正双端口 SRAM • 最多 620 个用户 I/O • 最佳设计安全性
IGLOO® 和 ProASIC®3 FPGA - Microsemi
与同等的 ProASIC3 器件相比，ProASIC3L 系列 Microchip Flash FPGA 可大幅降低动态功耗 40%，静态功耗 50%。这些节能效果与性能、密度、真正的单芯片、低至 1.2V 的 I/O 操作、可重新编程性和高级功能相结合。使用 Flash*Freeze 技术，用户可以即时关闭动态电源并将器件切换到静态模式，而无需关闭时钟或电源，同时保留器件的内部状态。• 逻辑密度从 7K LE 到 35K LE • 1 Kbit 片上可编程非易失性 FlashROM 存储器 • 1.2V–1.5V 操作 • 基于最多 6 个集成 PLL 的时钟调节电路 • 最多 504 Kbit 的真正双端口 SRAM • 最多 620 个用户 I/O • 最佳设计安全性
内存中主组件分析通过电阻开关存储器的跨点阵列
摘要 - 内存计算（IMC）是机器学习（ML）数据密集型计算加速器的最有希望的候选者之一。用于尺寸降低和分类的关键ML算法是主要成分分析（PCA），它在很大程度上依赖于经典的von Neumann架构未优化的矩阵矢量乘法（MVM）。在这里，我们提供了基于IMC的新PCA算法的实验演示，该算法基于功率迭代和在4 kbit的电阻切换随机访问存储器（RRAM）中执行的放气。威斯康星州乳腺癌数据集的分类准确性达到95.43％，接近浮点的实施。我们的模拟表明，与商业图形处理单元（GPU）相比，能源效率有250倍，因此在现代数据密集型计算中支持IMC的能源有效ML。
NTAG 223 DNA -NFC T2T符合IC
•数据和供应能量的非接触式传输•13.56 MHz的工作频率•106 kbit/s的数据传输•16位CRC的数据完整性，奇偶校验，位编码，位计数•工作距离•运行距离高达100 mm（取决于各种参数，例如，例如field strength and antenna geometry) • 7-byte serial number (cascade level 2 according to ISO/IEC 14443-3) • Automatic NFC counter triggered at the first read command after a reset • Secure Unique NFC (SUN) message authentication feature implemented via ASCII mirroring of the UID, NFC counter and CMAC into the NDEF message in the user memory, which changes on every readout after a reset •基于ECC的原创性签名，提供自定义和永久锁定签名的选项•快速读取命令•True Anti-Collision•50 PF输入电容
NTAG 224 DNA -NFC T2T符合IC
•数据和供应能量的非接触式传输•13.56 MHz的工作频率•106 kbit/s的数据传输•16位CRC的数据完整性，奇偶校验，位编码，位计数•工作距离•运行距离高达100 mm（取决于各种参数，例如，例如field strength and antenna geometry) • 7-byte serial number (cascade level 2 according to ISO/IEC 14443-3) • Automatic NFC counter triggered at the first read command after a reset • Secure Unique NFC (SUN) message authentication feature implemented via ASCII mirroring of the UID, NFC counter and CMAC into the NDEF message in the user memory, which changes on every readout after a reset •带有128位密钥长度的AES-128的3-PASS共同身份验证•基于ECC的原创性签名，提供了自定义和永久锁定签名的选项•快速读取命令•True Anti-Collision•50 PF输入电容
迈向以 Ge-on 为源的全硅 QKD 发射器...
摘要 — 我们展示了一种基于偏振编码 BB84 协议的量子密钥分发新发射器概念，该协议由正向偏置的 Ge-on-Si PIN 结的非相干光提供光源。我们研究了两种量子态准备架构，包括通过多个调制器进行独立偏振编码和利用干涉偏振调制器的简化方法。我们通过实验证明，Ge-on-Si 光源可以适应量子密钥生成，在 1 GHz 的符号速率下以 7.71% 的量子比特误码率实现 2.15 kbit/s 的原始密钥速率。我们进一步研究了光纤传输信道去偏振与非相干光源宽带特性相结合的影响。我们的结果证明了全集成硅量子密钥分发发射器（包括其光源）在零信任数据中心内部环境中的短距离应用的可行性。索引词 — 量子密钥分发、量子通信、量子密码学、硅光子学、去极化、光源
超快速的锗光电二极管具有3-DB带宽265 GHz
摘要：我们对硬件神经网络（NN）进行了不同的仿真实验，以分析不同数据集在网络准确性中不同NN体系结构的突触数量的作用。一项在4 kbit 1T1R reram阵列上的技术，其中采用了基于H FO 2电介质的电阻开关设备作为参考。在我们的研究中，考虑了完全致密的（FDNN）和卷积神经网络（CNN），在这种情况下，在突触的数量和隐藏层神经元的数量方面，NN的大小各不相同。cnns效果更好。如果包括量化的突触权重，我们观察到随着突触的数量减少，NN的精度显着降低。在这方面，必须实现突触数量与NN准确性之间的权衡。因此，CNN架构必须经过精心设计；特别是，注意到不同的数据集根据其复杂性需要特定的架构以取得良好的结果。表明，由于可以在NN硬件实现的优化中更改的变量数量，因此必须在每种情况下都在突触重量级别，NN体系结构等方面使用特定的解决方案。
TR-7750 - Eurelettronica ICAS
常规 – 所有单元 AM 25 kHz AM 8,33 kHz AM MSK D8PSK 频率范围 118-137 MHz（118-156 MHz 可选） RF 模式 6K80A3EJN 5K00A3EJN 13KOA2D 14KOG1DE 键控时间 < 5ms < 5ms < 5ms < 500uSec 比特率 2,4 kbit/s 频率响应 300-3400 Hz 300-2500 Hz 频率稳定性 < 1.0 ppm 数据端口 RS232、RS485、SIP、NTP、10/100 BaseT 协议 SNMP、RTP、SIP、NTP、TCP/IP、HTTP、TFTP、DHCP 和 IPv6 BITE 监控 VSWR、电压、电流、电平、锁定检测、温度、输出功率、反射功率等电源电压，交流 85 至 264VAC，47-63Hz 电源电压，直流 21.6 - 31.2VDC 负极接地（标准电源上直流输入低于 27VDC 时输出功率降低。使用 PSU-7007 时，全输出功率降至 21.6VDC。在整个直流电压范围内接收器性能不下降 启动时间 < 10 秒。MTBF > 10 年/单位 MTTR < 30 分钟（最低可更换单位）
CNT 互连优化 - Enlighten Publications
摘要 — 本文第一部分介绍了 5 纳米碳纳米管场效应晶体管 (CNFET) 静态随机存取存储器 (SRAM) 单元的尺寸和参数优化。在此基础上，我们提出了一种由原理图优化的 CNFET SRAM 和 CNT 互连组成的碳纳米管 (CNT) SRAM 阵列。我们考虑由金属单壁 CNT (M-SWCNT) 束组成的 CNFET SRAM 单元内部的互连来表示金属层 0 和 1 (M0 和 M1)。我们研究了考虑 CNFET 器件、M-SWCNT 互连和金属电极钯与 CNT (Pd-CNT) 触点的 CNFET SRAM 单元的布局结构。探索了两种版本的单元布局设计，并在性能、稳定性和功率效率方面进行了比较。此外，我们实现了一个 16 Kbit SRAM 阵列，由提出的 CNFET SRAM 单元、多壁 CNT (MWCNT) 单元间互连和 Pd-CNT 触点组成。这种阵列表现出明显的优势，其读写总能量延迟积（EDP）、静态功耗和核心面积分别为采用铜互连的7nm FinFET-SRAM阵列的0.28×、0.52×和0.76×，而读写静态噪声裕度分别比FinFET高6%和12%。