摘要 — 在过去的几年中,多处理器片上系统 (MPSoC) 设计的复杂性急剧增加。这使得产品验证非常具有挑战性和欺骗性。为了应对设计复杂性,与系统 Verilog 断言 (SVA) 相关的通用验证方法 (UVM) 被广泛用于构建揭示设计问题的强大验证环境。这项工作引入了一种以两种模式验证 SoC 设计块的新方法:存根模式,其中服务于被测设计 (DUT) 的所有块都作为 UVM 主动和被动代理实现;物理硬件模式,其中所有块都与固件驱动程序一起物理运行。在实施所提出的验证方法时,研究了一个完整的 SoC 系统,包括:处理器、控制器和加密引擎。功能检查和覆盖率收集分别通过 UVM 记分板和订阅者执行。所提出的方法提供了在仿真阶段同时验证硬件和固件的能力。
摘要 - 研究的统计单位(SUS)已被证明是与安全相关MPSOC的一部分的验证,验证和实施安全措施有效的。,例如,基于Noel-V内核的Caes Gaisler的RISC-V MPSOC就是这种情况,到2022年底将在FPGA上进行商业准备。但是,尽管SUS支持SOC的其余部分,但必须建立它们,以安全地成为商业产品的一部分。本文介绍了SAFESU-2,这是SAFESU的安全版本。尤其是,我们对相关故障模型的SAFESU执行了故障模式和效应分析(FMEA),并实现了使其符合一般与安全相关设备的要求所需的故障检测和公差功能,尤其是Space MPSOC。
现代基于片上网络的多处理器片上系统 (NoC-based MPSoCs) 具有更高的性能潜力,但也可能允许在飞机等复杂系统中将相同功能集中在更少的设备上。尽管有这些优势,但航空电子行业仍然不愿采用多核技术,因为必须满足可预测性等软件要求才能保证安全性和可靠性。多核处理器的应用对这些要求的影响尚未完全了解。因此,我们的研究是由航空电子领域中与多核应用相关的软件需求驱动的。我们解决系统行为的动态方面,并研究灵活分区和在线任务迁移作为一种在共享计算平台上提高资源利用率的方法。