• 安全性和保密性 – 加密服务引擎 (CSEc) 实现了 SHE(安全硬件扩展)功能规范中所述的一套全面的加密功能。注意:CSEc(安全)或 EEPROM 写入/擦除将在 HSRUN 模式(112 MHz)下触发错误标志,因为此用例不允许同时执行。设备需要切换到 RUN 模式(80 MHz)才能执行 CSEc(安全)或 EEPROM 写入/擦除。 – 128 位唯一标识 (ID) 号 – 闪存和 SRAM 存储器上的纠错码 (ECC) – 系统内存保护单元(系统 MPU) – 循环冗余校验 (CRC) 模块 – 内部看门狗 (WDOG) – 外部看门狗监视器 (EWM) 模块
评估的目标(TOE)是Infineon安全控制器IFX_CCI_00003BH,IFX_CCI_000043H,IFX_CCI_0000005DH,IFX_CCI_0000005EH,IFX_CCI_CCI_00000000005FH IFX_CCI_000063h, IFX_CCI_000064h design step S11 with firmware 80.309.05.0, optional NRG™ SW 05.03.4097, optional HSL v3.52.9708, UMSLC lib v01.30.0564, optional SCL v2.15.000, optional ACL v3.35.001, v3.34.000 and v3.33.003,可选的RCL v1.10.007,可选的HCL V1.13.002和用户指南。脚趾提供了32位ARMV7-M CPU架构。核心系统的主要组件是CPU(中央处理单元),MPU(内存保护单元),嵌套的矢量中断控制器(NVIC)和指令流签名(ISS)。双接口控制器能够使用基于联系人或非接触式接口进行通信。
64位微处理器(MPU)的PIC64-HPSC(高性能太空计算)系列代表了辐射硬化和耐辐射的处理器的革命性步骤。与传统的空间处理器相比,提供100×的处理能力提高,并将新的功能带入空间,例如虚拟化,AI,TSN以太网,RDMA,超过融合以太网V2,PCIE®,Compute ExpressLink®(CXL®)(CXL®)2.0和Qualtum Cryptography,PIC64-HPS和PIC64-HPS的空间以及可能的空间以及可能的空间。PIC64-HPSC1000和PIC64-HPSC1100家族在同一硬件和软件足迹中包含多个设备版本,以满足从低地球轨道(LEO)到Deep Space的任务配置文件。
Time Delta S 是一款基于传输时间测量法的固定式超声波流量计,利用夹式传感器测量相对清洁的均质液体的流速。由于采用了基于微处理器的电子设备,流量计可以通过前键盘轻松配置为特定应用。Time Delta S 非常适合测量管道直径为 0.50 至 235 英寸的液体流量。系统由转换器和传感器组组成。应用包括可以传输超声波信号的任何流体的流量测量,包括声速未知的流体。流量计是一种紧凑轻巧的仪器,采用最新的电子设备和高速数字信号处理技术(32 位 MPU),性能卓越且操作简便。
计算对于太空任务的成功至关重要。未来任务的复杂性不断增加,对自主性的需求也越来越大,因此需要开发下一代处理器。这些处理器必须具备增强的计算能力、AI 功能、高速连接和先进的安全措施。Microchip 的 PIC64 高性能航天计算 (PIC64-HPSC) 微处理器的推出标志着太空计算的变革性进步。这些抗辐射和容错 MPU 具有八个针对 AI 和机器学习任务优化的 RISC-V 64 位内核、与 TSN 以太网和 PCIe 接口的高速连接以及用于高级安全性的后量子加密。PIC64-HPSC 预示着太空探索和商业太空事业高性能计算的新时代的到来。
工业功能安全性依赖于响应其输入正确起作用的系统。该系统应能够检测出潜在的危险故障并部署安全机制,以防止或最大程度地减少危险事件的影响。从历史上看,工业应用支持简单的硬件和软件组合,以确保在功能上安全的执行和设备保护。相比之下,当今的工业产品和系统具有越来越复杂的微电子,包括高型微控制器(MCUS),微处理器(MPU),现场编程的栅极阵列(FPGA)和应用特异性集成电路(ASICS)。因此,该软件现在包括复杂的控制算法,状态计算机和用户界面功能。硬件和软件集成的额外复杂性是设计师评估,实施和验证/验证的挑战。
•双CPU子系统-160-MHz(最大)32-BITARM®Cortex®-M4F CPU,带有•单周期乘以•单精制浮点单位(FPU)•存储器保护单元(MPU) - 100-MHz(MAX)32位甲型Cortex®M0+CORTEX®M0+CORTEX®M0+ CORTER••单位•固定••单位••单位••单位••速度•连接• controllers • Peripheral DMA controller #0 (P-DMA0) with 92 channels • Peripheral DMA controller #1 (P-DMA1) with 44 channels • Memory DMA controller #0 (M-DMA0) with 4 channels • Integrated memories - 4160 KB of code-flash with an additional 128 KB of work-flash • Read-While-Write (RWW) allows updating the从其执行代码时code-flash/work-flash•单银行和双银行模式(专门用于空气上的固件更新[fota])•通过SWD/JTAG接口进行闪存编程-512 kb的SRAM,可选保留粒度•Crypto Engine [1]
• 内核 Arm Cortex-M7 在典型条件下以 100 MHz 运行 – 16 KB I-Cache 和 16 KB D-Cache,具有错误代码校正 (ECC) – 单精度和双精度硬件浮点单元 (FPU) – 具有 16 个区域的内存保护单元 (MPU) – DSP 指令、Thumb ® -2 指令集 – 具有指令跟踪流的嵌入式跟踪模块 (ETM),包括跟踪端口接口单元 (TPIU) • 内存 – 128 KB 嵌入式闪存,内置 ECC(最多 2 个错误校正) – 384 KB 嵌入式 SRAM 用于紧耦合存储器 (TCM) 接口,以与 Cortex-M7 相同的频率运行,内置 ECC(最多 1 个错误校正) – 768 KB 嵌入式多端口 SRAM,内置 ECC(最多 1 个错误校正),连接到 AHB 系统,以与系统时钟相同的频率运行 – 硬化外部存储器控制器 (HEMC) 用于寻址具有可变数据大小(从 8 位到 48 位)的 PROM、SRAM 和 SDRAM • 六个独立芯片选择 • 最多可访问 2 GB 的外部存储器 • 内置 ECC,允许每 32 位纠正最多 2 位 • 系统外设 – 内置电源故障检测 (PFD)、可编程电源监视器和独立看门狗,确保安全运行
uibu sftvmu jo tvddfttgvm o boe votbujtgbdupsz sf tvmut 6tjoh uif sjhiu ufdiojrvft boe cf joh ijhimz qsfdjtj tipvme cf frvbmmz xfmm voefs tuppe boe bqqmjfe up pcubjo uif ijhi ftu rvbmjuz jtpmbodfsj udfgpsj *otv lfz lfz lfz bsfbt bsfbt wf gps tjnqmjmdb ujpo pg ufdiojrvft boe qspdfevsft fo tvsf b npbcumf qsfdpub m hf up efwfmpqjoh b dpnqmpqjoh b dpnqmfy CFS PG DMJOJDJBOT