光子综合电路的领域近年来已经取得了重大进展,对设备的需求不断增长,这些设备提供了高性能可重构性。由于常规可调方向耦合器(TDC)无法在调谐反射率时保持固定相,因此使用Mach-Zhhnder干涉仪(MZIS)作为用于构建大型电路的反射率调谐的主要构件。但是,由于需要完美平衡方向耦合器实现0-1的反射率,因此MZIS容易出现制造错误,这阻碍了它们的可扩展性。在这项研究中,我们在薄膜锂锂平台中基于耦合恒定调整引入了TDC的设计,并提出了优化的设计。我们优化的TDC设计实现了任意的反射率调整,同时确保在各种操作波长范围内保持一致的阶段。此外,与MZIS和常规TDC相比,它表现出的弯曲部分比MZIS较少,并且固有地对波导几何形状和耦合长度的制造误差具有固有的弹性。我们的工作有助于开发高性能光子综合电路,对各个领域的影响,包括光学通信系统和量子信息处理。
图 1. 晶圆级基于 LN 的 MWP 信号处理引擎及其构建模块。a 基于 LN 的 MWP 处理引擎示意图,由将模拟电子信号忠实地转换为光域的高速 EO 调制部分和低损耗多用途光子处理部分组成。b 使用紫外步进光刻系统对 4 英寸晶圆级 LN 光子集成电路进行图案化拍摄。c 我们高速 MWP 系统基本构建模块的显微镜图像和关键性能指标,包括固有品质因数 ~ 6 × 10 6 的微谐振器、用于信号编码的低驱动电压和宽带强度和相位调制器、作为积分器的分插环谐振器、作为微分器的非平衡 MZI,以及作为二阶积分器和微分器的级联环和 MZI。 d 设备的假彩色扫描电子显微照片(SEM),分别显示波导的侧壁、微谐振器的耦合区域、波导和多模干涉(MMI)耦合器的横截面图。
摘要:光子计算因能以比数字电子替代方案高得多的时钟频率加速人工神经网络任务而受到广泛关注。特别是由马赫-曾德尔干涉仪 (MZI) 网格组成的可重构光子处理器在光子矩阵乘法器中很有前途。希望实现高基 MZI 网格来提高计算能力。传统上,需要三个级联 MZI 网格(两个通用 N × N 酉 MZI 网格和一个对角 MZI 网格)来表示 N × N 权重矩阵,需要 O ( N 2 ) 个 MZI,这严重限制了可扩展性。在此,我们提出了一种光子矩阵架构,使用一个非通用 N × N 酉 MZI 网格的实部来表示实值矩阵。在光子神经网络等应用中,它可能将所需的 MZI 减少到 O ( N log 2 N ) 级别,同时以较低的学习能力损失为代价。通过实验,我们实现了一个 4 × 4 光子神经芯片,并对其在卷积神经网络中的性能进行了基准测试,以用于手写识别任务。与基于传统架构的 O (N 2) MZI 芯片相比,我们的 4 × 4 芯片的学习能力损失较低。而在光学损耗、芯片尺寸、功耗、编码误差方面,我们的架构表现出全面的优势。
基于自我成像效应[1],多模式干涉仪(MMI)可以用作光束拆分器,这是光子积分电路的基本构建块。MMI与Y分支和方向耦合器相比,由于其定义明确的振幅,相位和出色的公差[2,3],提供了卓越的性能。因此,MMI在Mach-Zehnder干涉仪(MZIS)[4],分裂和组合器[5,6],极化束分裂器[7]中找到应用。与MMIS尺寸降低或性能提高有关的研究已发表[8-11]。最近,在SOI上使用MMI设备的次波光栅在内的设计表现出了巨大的承诺[12,13]。次波长光栅(SWGS)是光栅结构,它利用小于波长的光向音高[14],抑制衍射效应并表现出各向异性特征[12]。通过工程化各向异性折射率,SWG已在许多应用中使用,例如纤维芯片表面和边缘耦合器[15-17],微功能波导[18],镜片[19],波导cross [20],多路复用器[17,21,22],相位移动器[23]和Optical Shifters [23]和Optical Sheifters [23] [23] [24] [24] [24] [24]。使用这种元物质,SWG MMI设备的带宽已在SOI平台上显着扩展[12,13],这使包括波长二线二线器[25],宽带偏振器梁拆分器[26] [26]和双模式束分配器有益于广泛的应用[27]。砖SWG结构以减轻制造分辨率的要求[28,29]。在SOI平台旁边,其他CMOS兼容材料,例如氮化硅,氮化铝和硝酸锂引起了很多关注。氮化硅(Si 3 N 4)由于其超低损失[30],非线性特征[31],从400 nm到中红外[32]脱颖而出[31]。像SOI平台一样,人们对在硅硅平台内实现高性能MMI设备也非常感兴趣。在本文中,我们将SWG MMI理论从SOI平台扩展到其他集成的光子平台,专门针对300 nm厚的氮化硅平台。我们的目标是设计和优化具有较小脚印和宽操作的SWG MMI设备