XiaoMi-AI文件搜索系统
World File Search SystemMultiplier
DSP乘法累加器电路的设计与分析
乘法累加器 (MAC) 单元执行两个数字相乘的运算，并将结果反复累加到寄存器中，以执行连续而复杂的运算。MAC 可以加快计算过程。它在数字信号处理中有着广泛的应用，包括滤波和卷积。MAC 在音频和视频信号处理、人工智能 (AI)、机器学习、军事和国防 [1] 中也有广泛的应用。由于这些运算需要循环应用乘法和加法，因此执行速度取决于 MAC 单元的整体性能 [2]。使用 MAC 单元可以提高准确性，还可以减少计算点积、矩阵乘法、人工神经网络和各种数学计算的时间延迟。
新冠疫情下的财政乘数：大衰退的教训
自3月初以来，美国出台了一系列财政政策行动，以应对2019冠状病毒病（COVID-19）的爆发及其经济影响。在这篇经济信函中，我分析了当前应对措施与大衰退期间财政刺激措施的相似之处。鉴于这些相似之处，过去十年关于大衰退财政刺激措施的宏观经济影响的研究对COVID-19财政应对措施的潜在影响具有重要启示。研究表明，它将在未来几年对GDP产生巨大影响。其影响的具体时间将取决于旅游、休闲和酒店业以及其他目前受到自愿和政府强制的社交距离限制的消费领域的支出恢复的速度和范围。
使用改进的面积高效华莱士树乘法器...
摘要：乘法器在数字信号处理应用和专用集成电路中起着重要作用。华莱士树乘法器提供了一种具有面积高效策略的高速乘法过程。它使用全加器和半加器在硬件中实现。加法器的优化可以进一步提高乘法器的性能。提出了一种使用 NAND 门改进全加器的华莱士树乘法器，以实现减小的硅片面积、高速度和低功耗。用 NAND 门实现的改进全加器取代由 XOR、AND、OR 门实现的传统全加器。提出的华莱士树乘法器包含 544 个晶体管，而传统的华莱士树乘法器有 584 个晶体管用于 4 位乘法。
一种高效绝热 4 位阵列乘法器，适用于低功耗...
摘要 本研究提出了一种创新技术，基于一种高效的低功耗 VLSI 方法，设计用于信号和图像处理中混频电路应用的 4 位阵列乘法器。建议的架构使用近阈值区域的绝热方法来优化传播延迟和功耗之间的权衡。乘法器是许多数字电子环境中必不可少的组件，因此诞生了许多针对特定应用定制的乘法器类型。与传统 CMOS 技术相比，该技术显著降低了动态和静态功耗。近阈值绝热逻辑 (NTAL) 使用单个时变电源实现，从而简化了时钟树管理并提高了能源效率。使用 Tanner EDA 工具和 Spectre 模拟器在 TSMC 65 nm 技术节点上对建议的设计进行仿真，以确保验证优化结果。与典型的 CMOS 方法相比，在保持相似设计参数的情况下，可变频率、电源电压和负载电容的功耗分别显著改善了约 66.6%、14.4% 和 64.6%。值得注意的是，随着频率变化，负载电容保持恒定在 C load = 10 pF 和 VDD (max) = 1.2 V；随着电源电压变化，负载电容保持恒定在 C load = 10 pF 和频率 F = 4 GHz；随着负载电容变化，频率保持在 F = 4 GHz 和电源电压 VDD (max) = 1.2 V。关键词：- 4 位阵列乘法器、绝热逻辑、低功耗 VLSI、近阈值区域、NTAL 方法、TSMC 65 nm CMOS 技术、混频器电路、信号和图像处理、能源效率、Tanner EDA、Spectre 模拟器和功耗优化。
低功率的有效的绝热4位阵列乘数...
摘要这项研究为基于有效的低功率VLSI方法设计了一种在信号和图像处理中设计的4位阵列乘数的创新技术。建议的架构使用近阈值区域的绝热方法来优化传播延迟和耗能之间的权衡。乘数是许多数字电子环境中必不可少的组成部分，导致了许多针对某些应用程序定制的乘数类型的诞生。与传统的CMOS技术相比，该技术大大降低了动态和静态功率耗散。接近阈值绝热逻辑（NTAL）是使用单个时间变化的电源实现的，这简化了时钟树的管理并提高了能源效率。使用Tanner EDA工具和幽灵模拟器在TSMC 65 nm技术节点上模拟了建议的设计，并确保验证了优化的结果。与典型的CMOS方法相比，在保持相似的设计参数的同时，可变频率，电源电压和负载电容的功率耗散大约有66.6％，14.4％和64.6％的显着提高。值得注意的是，随着频率变化，负载电容在C负载= 10 pf和vdd（max）= 1.2 V时保持恒定。随着电源电压的变化，负载电容在C负载= 10 pf时保持恒定，而频率为f = 4 GHz； and with load capacitance variation, the frequency is maintained at F = 4 GHz and the supply voltage at VDD (max) = 1.2 V. Keywords: - 4-bit array multiplier, adiabatic logic, low-power VLSI, Near Threshold Region, NTAL approach, TSMC 65 nm CMOS technology, mixer circuit, signal and image processing, energy efficiency, Tanner EDA, Spectre simulator, and功率耗散优化。
采用并行前缀加法器的高速乘法器设计
1. 引言 VLSI 技术在速度和尺寸方面的进步使得实现并行乘法器硬件成为可能。技术发展进一步确保了更好的性能特征和在 DSP 系统中的广泛使用。它执行诸如累加多个乘积之和之类的操作的速度比普通微处理器快得多。DSP 架构旨在执行并行操作，从而降低计算复杂性并提高此类应用中重复信号处理所需的速度[1]。这些功能旨在提高可编程 DSP 的速度和吞吐量。对于给定的应用，有大量可编程 DSP 可供选择，具体取决于速度、吞吐量、算术能力、精度、规模、成本和功耗等因素[2]。单芯片乘法器的引入及其与微处理器架构的结合是能够实现 DSP 功能的商用 VLSI 芯片面市的最重要原因[3]。并行前缀加法器被认为是最有效的二进制加法电路。它们的规则结构和快速性能使得它们特别适合实现 VLSI[4]。数字的乘积生成需要一个处理器周期。无论是基于软件的移位和加法算法，还是一个
低功耗高精度近似乘法器使用...
摘要——本文提出了一种新颖的近似乘法器设计，该设计在保持高精度的同时实现了低功耗。所提出的设计利用近似高阶压缩器来降低部分乘积生成和累积的复杂性。通过放宽压缩器的精度要求，可以在不影响精度的情况下显著节省功耗。近似乘法器采用混合方法设计，结合了算法和电路级近似。所提出的近似乘法器适用于容错应用，例如数字信号处理、图像和视频处理以及机器学习。该设计展示了功率、面积和精度之间的最佳权衡，使其成为节能计算的有吸引力的解决方案。
人工智能作为战斗力倍增器：利用人工智能减轻陆军参谋人员负担
人工智能已经成为一个统称，指任何复制人类任务的机器行为，但要真正评估人工智能在战场或社会中的影响，必须更加具体。人工智能有两种子类型，即机器学习和深度学习。机器学习是指计算机在不被告知的情况下通过处理数据进行学习和改进，并使用统计数据进行概率分析，在某些情况下进行预测。1 深度学习是机器学习的一个子领域，它允许处理大量数据以找到人类可能无法检测到的关系和模式。2 虽然深度学习由于其复杂性而难以扩展，但机器学习在陆军系统中已经很常见。其中一个系统包括相控阵跟踪雷达拦截目标 (PATRIOT)，它使用复杂的计算机和算法网络来跟踪来袭物体，将其分类为威胁或友军，并发射地对空导弹。3 陆军目前还在投资其他人工智能工具，如 Project Maven，“这是一种可以快速、有用地处理无人机镜头的工具。”4
使用 IBM 量子计算机设计 4 量子位乘法器的量子电路
本文介绍了 IBM 量子计算机中利用可逆逻辑门设计快速高效乘法器的方法。为了设计乘法器，设计了高效的二进制半加器和全加器用于加法过程。这些设计的实现和仿真是在 IBM 建立的云应用程序上完成的。这些设计针对不同输入的结果以图表的形式显示，显示了概率。与任何软件中的模拟输出相比，输出速度都非常快。最后，结果证实，所提出的加法器和乘法器设计降低了复杂性，输出高效，且不影响延迟。
具有高效金字塔加法器结构的 Braun 乘法器的算术应用实现
tmohanrao2020@gmail.com 摘要：乘法器在信号处理和基于 VLSI 的环境应用中起着关键作用，因为与其他设备相比，它消耗更多的功耗和面积。在实时应用中，功率和面积是重要参数。乘法器是必不可少的组件，因为与任何其他元件相比，它占用较大的面积并消耗更多的功耗。我们有很多加法器来设计乘法器。在本文中，使用金字塔加法器，它使用半加器和全加器来提高速度并减少乘法器中使用的门数量，但延迟并没有显着减少。如果我们用 XNOR 和 MUX 代替普通的半加器和全加器来修改金字塔加法器，那么与普通的 16 位加法器相比，这种金字塔加法器使用的门更少，延迟也更少。金字塔加法器中 XNOR 和 MUX 的使用减少了延迟，因为 MUX 功能仅在输入中选择输出。使用这种金字塔加法器可以大大减少乘法器延迟。关键词：MUX，FPGA，DSP，加法器，2.1块，2.2块