负偏压温度不稳定性 (NBTI) 是 CMOS 器件中的一个重要可靠性问题,它会影响基于 CMOS 的电路的性能。因此,了解不同缺陷机制和关于应力和恢复时间的广泛操作条件对电路性能的影响对于产生可靠且可接受的设计裕度至关重要。在这项工作中,分析了使用 16 nm FinFET 技术设计的 6T SRAM 单元电路上的 NBTI 效应。研究了 NBTI 可靠性问题对传输延迟和功耗在读写操作中的影响。研究了基于不同缺陷机制、应力时间和工作温度条件的 6T SRAM 性能。使用由 N it 和 N it 与 N ot 结合引起的缺陷计算出的阈值电压偏移之间约有 74 mV 的差异。发现读取延迟不受应力时间的影响,而写入延迟在 10 年的应力时间内略有改善。使用 N it 模拟的 6T SRAM 单元的写入延迟在运行 10 年后比使用 N it 与 N ot 组合进行模拟时提高了 0.4%。在 125°C 下,运行 10 年后读取操作的功耗高于写入操作,分别为 4.09 µW 和 0.443 µW`。观察到 6T SRAM 单元的性能取决于缺陷机制的类别、静态和动态模拟条件以及工作温度。
我们讨论了超导体-绝缘体-超导体 (SIS) 结的材料加工极限,这些结的能隙足够高,可以实现 THz 异差混频器检测。这项工作的重点是器件结构,该结构具有 Nb 作为基层、由薄 Al 邻近层的等离子体氮化形成的隧道势垒以及 NbTiN 作为对电极材料。这些 SIS 结通常表现出 3.5 mV 的总间隙电压,对于电阻 - 面积乘积 RNA = 20 pm',亚间隙与正常状态电阻比 Rsg / RN = 15。开发该工艺的目的是将结集成到混频器天线结构中,该结构将 NbTili 用作接地平面和线路层。针对 Al 层等离子体氮化期间应用的条件,解决了 RNA 产品的运行间可重复性和控制。通过控制直流浮动电位、N 2 压力和曝光时间来研究铝的射频等离子体氮化。处理在接近室温下进行,以减少变量数量。金属膜层中的应力保持在低压缩范围内。最近的接收器结果将在本次研讨会上发表的另一项工作中讨论。[1]