XiaoMi-AI文件搜索系统
World File Search SystemPGA
开发用于基于 16 nm FinFET 的 FPGA 老化测量的高精度和稳定性测试台
本文介绍了一种测试台的开发，用于测量 Xilinx 的 Zynq UltraScale + FPGA 中使用的 16nm FinFET 的老化情况。在设置中选择并实施了环形振荡器 (RO) 漂移测量方法。然而，RO 电路不仅对老化敏感，而且对温度和电压也敏感。为了减轻对温度和电压的不良敏感性，我们安装了一个调节系统来控制 FPGA 的温度和内部电压，并根据温度和电压表征 RO 频率以应用后测量补偿。我们通过使用 GPS 信号作为时间参考改进了测量电路。进行了 1000 小时测试，测试温度为 (T FPGA = 100 ◦ C) ，测试温度为 (V FPGA = V nom + 25%)，结果显示 RO 频率漂移明显低于 0.1%，测量精度为 0.9 × 10 − 4。
FPGA-FORUM程序
•打开主题演讲：Altera FPGA安全专家Anthony Cartolano。‘fpgaaipqcccrabbq，或如何解码（生存？）网络风暴的网络安全捕获了头条新闻，频率令人震惊。在AI，量子计算机，软件平台和政府查询之间，很难避免每日中断，更不用说完整的合理产品开发周期了。在这次演讲中，我们将研究最近的趋势，包括人工智能，量词后加密术以及更多的趋势对产品设计师提出了令人难以置信的需求。我们将展示FPGA如何以及为何非常适合帮助设计师在当前的迅速变化的要求中生存，并准备应对整个生命周期的挑战。最后，我们将讨论FPGA如何准备满足《网络弹性法》的要求。
将 DNN 从本地加速到云端虚拟化 FPGA：趋势调查
现场可编程门阵列（FPGA）被广泛用于本地加速深度神经网络（DNN）算法，具有高计算吞吐量和能效。虚拟化FPGA和在云端部署FPGA正成为越来越有吸引力的DNN加速方法，因为它们可以增强计算能力，实现跨多用户的按需加速。在过去的五年中，研究人员广泛研究了基于FPGA的DNN加速器的各个方向，例如算法优化、架构探索、容量改进、资源共享和云构建。然而，以前的DNN加速器调查主要集中于在本地FPGA上优化DNN性能，而忽略了将DNN加速器放置在云端FPGA中的趋势。在本研究中，我们深入研究了基于FPGA的DNN加速器中使用的技术，包括但不限于架构设计、优化策略、虚拟化技术和云服务。此外，我们还研究了 DNN 加速器的演进，例如从单个 DNN 到框架生成的 DNN、从物理到虚拟化 FPGA、从本地到云、从单用户到多租户。我们还确定了云端 DNN 加速的重大障碍。本文增强了对基于 FPGA 的 DNN 加速器演进的当前理解。
2025; 21（4）：1436-1458。 doi：10.7150/ijbs.109187研究论文SEC61G通过拮抗PGAM1泛素化和免疫M
背景：脑转移是非小细胞肺癌（NSCLC）死亡率的主要原因，但它们的分子机制尚不清楚。sec61g是SEC61转运的亚基，与肿瘤进展有关，但其在脑转移中的作用尚不清楚。本研究探讨了SEC61G如何通过推动代谢重编程和免疫微环境重塑来对脑转移造成贡献。方法：通过小鼠模型中的体内选择建立了脑部转移性NSCLC细胞系。sec61g表达。功能分析用于评估SEC61G在糖酵解，TLS形成和免疫相互作用中的作用，重点是SEC61G-PGAM1轴。使用药理学抑制剂和共培养系统来验证发现。结果：基于来自患者衍生的样品和小鼠模型的转录组数据，将SEC61G鉴定为脑转移中的关键上调基因。脑转移中的SEC61G表达较高，与晚期肿瘤阶段相关，NSCLC患者的存活率差。从机械上讲，SEC61G通过稳定关键的糖酵解酶PGAM1来促进脑转移。这是通过竞争性抑制PGAM1泛素化的新机制发生的：SEC61G直接拮抗E3泛素连接酶UBE3C，从而防止了PGAM1通过蛋白酶体途径降解。稳定的PGAM1增强了糖酵解和调节的氧化磷酸化，驱动了支持脑转移性定植的代谢重编程。此外，SEC61G通过促进小胶质细胞极化并抑制M1极化，重塑了肿瘤免疫微环境，并伴随着IL-6和IL-10的分泌增加。这些免疫作用取决于PGAM1，因为其药理抑制作用逆转了SEC61G诱导的M2极化并恢复了CD8 + T细胞浸润。体内和临床研究证实，脑转移中的Sec61g高表达与过量的M2小胶质细胞相关，免疫监测降低和患者结局差。免疫药物显示，跨三级淋巴结结构（TLS）成熟阶段的SEC61G表达梯度显着梯度：在TLS散布样品中，SEC61G水平最高，CD206 + CD206 +小胶质细胞浸润，中间的TLS中间，并且具有不成熟的TLS，并且在Mature Tls中较低。
AN5558：空间应用中 RTG4™ 和 RT PolarFire® FPGA 的热管理和安装方法（早期 AC486）
结到外壳 (Θjc) 热阻设置：在封装顶部安装一个充当边界条件的冷板。较热结和冷板之间的温差迫使热量从芯片表面流到封装顶部。根据 CG/CGG1657 和 CG1509 封装的结构，由于结到外壳的热阻较低，因此可以通过 Kovar 盖散热（图 1 和表 1-1）。但是，绑在 Kovar 盖顶部的散热器会增加 CG/CGG1657 和 CG1509 封装的质量。航天器发射期间封装所经受的冲击和振动可能会使封装的焊柱引脚承受巨大的应力，从而对焊柱引脚和焊点造成潜在损坏。此外，用于将盖子粘合到硅芯片背面的热界面材料 (TIM) 可能会损坏。
编程FPGA经济学：电气工程经济学简介
我们展示了如何使用场合可编程的门阵列（FPGA）及其协会的高级合成（HLS）编译器来求解具有不完整市场的异质代理模型，并且汇总了不确定性（Krusell和Smith（Krusell和Smith（1998）））。我们记录了一个单个FPGA传递的加速度与在常规群集中使用69个CPU内核提供的加速度相当。解决模型的1200版的时间从8小时下降到7分钟，说明了结构估计的巨大潜力。我们描述了如何实现多个加速机会（二线，数据级并行性和数据精度），并以为传统的顺序专业人员编写的C/C ++代码的最小修改，然后我们在Amazon Web服务中易于使用FPGA。我们量化了这些加速度的加速和成本。我们的论文是迈向新的，电气工程经济学的第一步，重点是设计经济学的综合加速器，以解决具有挑战性的定量模型。复制代码可在GitHub上获得。
Agilex™ 7 FPGA F 系列开发套件用户指南
© Altera Corporation。Altera、Altera 徽标、“a”徽标和其他 Altera 标志是 Altera Corporation 的商标。Altera 和 Intel 保证其 FPGA 和半导体产品的性能符合 Altera 或 Intel 的标准保修（如适用），但保留随时更改任何产品和服务的权利，恕不另行通知。除非 Altera 或 Intel 明确书面同意，否则 Altera 和 Intel 不承担因应用或使用本文描述的任何信息、产品或服务而产生的任何责任或义务。建议 Altera 和 Intel 客户在依赖任何已发布信息和订购产品或服务之前获取最新版本的设备规格。*其他名称和品牌可能被视为其他所有者的财产。
基于 COTS 28 纳米 SRAM 的 FPGA 在热中子和不同入射角下的 SEE 灵敏度
本文对不同入射角下 28 纳米块状商用现货 (COTS) Xilinx Artix-7 FPGA 的单粒子翻转 (SEU) 抗热中子辐射敏感性进行了实验研究。实验结果表明，配置 RAM (CRAM) 单元、触发器 (FF) 和块 RAM (BRAM) 上存在 SEU。还分析了多重事件 (范围从 2 位到 12 位) 的形状，以及它们对粒子束对设备表面的入射角的依赖性。还研究了 128 位和 384 位多重事件的可能形状，揭示了遵循字线的趋势。将前入射角的结果与 14.2 MeV 中子进行比较，表明该装置对两种辐照源的灵敏度存在相当大的差异。最后，使用名为 MUSCA-SEP3 的建模工具来预测该装置在相同环境条件下的灵敏度。获得的实验结果将以非常准确的方式与预测结果显示出良好的一致性。
空间中的边缘计算：基于机器学习方法的热异常检测的FPGA体系结构的设计
在车载太空系统上的广泛的传感器，设备和仪器范围会产生大量旨在传输到地面的数据。但是，下行链路数据速率固有地通过传输功率和地面站访问来限制。边缘计算旨在通过将处理硬件靠近数据源的处理硬件来减少数据链路内链路内的延迟和带宽。在本文中，我们将边缘计算应用于卢森堡大学开发的热异常检测的有效载荷。有效载荷包括一系列前瞻性红外（FLIR）高分辨率长波长红外（LWIR）微摄像机作为边缘感应组件，以生成热图像。使用支持向量机（SVM）算法来检测异常情况，可用于处理热图像和热分布纤维的边缘计算系统，用于处理热图像和热分布。©2025 Cospar。由Elsevier Ltd发布的所有权利保留。
FPGA上的快速傅立叶变换的平行管道硬件加速度
快速傅立叶变换（FFT）广泛用于数字信号处理应用中，尤其是用于使用CNN实时对象检测的卷积操作。本文提出了用于在FPGA上实现的Radix-2 FFT计算的有效的硬件档案，采用了蝴蝶单元的多个平行和管道阶段。所提出的架构利用块RAM存储输入和Twiddle因子值来计算转换。在Zync Ultrascale FPGA上合成了所提出的体系结构的硬件，并使用诸如关键路径延迟，吞吐量，设备利用率和功耗等参数评估其性能。发现在FFTOPS中测量的8点FFT所提出的平行管道结构的性能比非二叠体的AR插条高67％。性能比较与最新的并行管道管道方法证实了所提出的FFT体系结构达到的加速度。在论文中还介绍了拟议的硬件与与Vivado Design套件捆绑在一起的FFT IP核心的合成版本的全面比较。