XiaoMi-AI文件搜索系统
World File Search SystemPolarFire
AN5558：空间应用中 RTG4™ 和 RT PolarFire® FPGA 的热管理和安装方法（早期 AC486）
结到外壳 (Θjc) 热阻设置：在封装顶部安装一个充当边界条件的冷板。较热结和冷板之间的温差迫使热量从芯片表面流到封装顶部。根据 CG/CGG1657 和 CG1509 封装的结构，由于结到外壳的热阻较低，因此可以通过 Kovar 盖散热（图 1 和表 1-1）。但是，绑在 Kovar 盖顶部的散热器会增加 CG/CGG1657 和 CG1509 封装的质量。航天器发射期间封装所经受的冲击和振动可能会使封装的焊柱引脚承受巨大的应力，从而对焊柱引脚和焊点造成潜在损坏。此外，用于将盖子粘合到硅芯片背面的热界面材料 (TIM) 可能会损坏。
PolarFire FPGA 封装和引脚说明用户指南
5.1. 用户 I/O................................................................................................................................................ 17 5.2. 电源引脚................................................................................................................................................. 18 5.3. 存储器接口................................................................................................................................................. 19 5.4. DDR 接口................................................................................................................................................. 19 5.5. 时钟引脚................................................................................................................................................. 20 5.6. 专用 I/O 组引脚.................................................................................................................................... 20 5.7. XCVR 接口.................................................................................................................................................... 22
使用航天级电源组件为 Microchip RT PolarFire FPGA 供电
TPS7H4001-SP 和 TPS7H4003-SEP 是集成 FET 的高电流 (18 A) 降压转换器，其主要特性是能够并联最多 4 个相位相差 90 度的器件，而无需外部时钟，旨在满足核心轨道上对更高电流日益增长的需求。0.6 V 基准电压使它们能够满足此轨道通常的低电压要求。TPS50601A-SP 是一款较小的 6 A 高效降压转换器，拥有十多年的实际使用经验，用于为许多辅助轨道供电。封装兼容的 TPS7H4002-SP 也可用于为辅助轨道供电，因为它在架构上与 TPS50601A-SP 非常相似，但电流限制较低，适合较小的电感器尺寸。对于类似的 6 A 抗辐射设计，TPS7H4010-SEP 在 4×6 mm WQFN 封装中提供了极其紧凑的设计，并且是 32 V in 下空间级开关稳压器中最宽的 V 值。
RT PolarFire FPGA 编程用户指南
如果启用了 Back Level 保护，则 Back Level 版本必须低于正在编程的设计版本。有关这些字段的更多信息，请单击帮助。Back Level 版本值限制了设备接受作为更新的设计版本。只有设计版本严格高于设备中先前存储的当前 Back Level 版本的（新）编程比特流才允许进行编程。Back Level 保护由 FlashLock/UPK1 保护，可以绕过。可以在配置编程选项工具中修改 Back Level 版本和设计版本。有关 sNVM 和安全设置的更多信息，请参阅 PolarFire FPGA 和 PolarFire SoC FPGA 安全用户指南。
PolarFire® FPGA 和 PolarFire SoC FPGA 上电和...
注释： • 上电至功能时间基于 IO 组的 VDDI/VDDAUX 在 VDD/VDD18/VDD25 之前或之后通电的情况。IO 组启用时间从 VDD/VDD18/VDD25 的断言时间开始测量。如果 IO 组的 VDDI/VDDAUX 在 VDD/VDD18/VDD25 之后通电充足，则 IO 组启用时间从 VDDI/VDDAUX 的断言开始测量。在这种情况下，IO 操作由 BANK_#_VDDI_STATUS 的断言指示，而不是相对于 FABRIC_POR_N 否定进行测量。 • AUTOCALIB_DONE 的断言可以在 DEVICE_INIT_DONE 的断言之前或之后发生。AUTOCALIB_DONE 断言所需的时间取决于： – VDD/VDD18/VDD25 通电后 VDDI/VDDAUX 上升的时间。 – 指定用于自动校准的每个 IO 组的 VDDI 斜坡时间。 – 需要对 PCIe、SerDes 收发器和结构 LSRAM 执行多少自动初始化。 – 如果任何指定用于自动校准的 IO 组未在自动校准超时窗口内打开其 VDDI/VDDAUX，则每当 VDDI/VDDAUX 随后打开时，它都会自动校准。为了在此类 IO 组上获得准确的校准，需要启动重新校准（使用结构中的 CALIB_START）。 • 在 DEVICE_INIT_DONE 或 AUTOCALIB_DONE 断言后约 100 个系统控制器时钟周期，SUSPEND_EN 断言（如果启用了挂起模式）。 • 这两个设备系列都具有内置篡改检测功能，用于监控电压供应和标志以检测最小或最大阈值。这些标志仅在设计初始化后有效，而不是在 POR 期间有效。如果启用了系统控制器挂起模式，则必须锁存 TAMPER 标志，以便在 DEVICE_INIT_DONE 置位之后、SUSPEND_EN 置位之前，结构设计可以读取这些值。