XiaoMi-AI文件搜索系统
World File Search SystemRISC
脆弱的Risc-Hiv的发展：在短期内预测艾滋病毒患者的短期脆弱风险的风险评分
方法：我们预测了美国七个艾滋病毒诊所的PWH风险。经过修改的自我报告的油炸表型捕获了脆弱的，包括疲劳，体重减轻，不活动和迁移率差。pwh没有脆弱的人被分成训练和验证集，然后直到变得虚弱或两年。贝叶斯模型平均（BMA）和五倍越过验证的套索回归选择了脆弱的预分法。预测因子是由BMA选择的，如果它们的概率大于45％的概率，则如果它们最小化平均误差，则通过套索选择了预测因子。我们包括了BMA和Lasso在脆弱的Risc-HIV中选择的年龄，性别和变量，通过将脆弱的事件与Cox模型中的每个选定变量相关联。在哈雷尔（Harrell）的C和提升图设置的验证中评估了脆弱的Risc-HIV性能。
RISC-V 处理器的物理实现 - Aaltodoc
摘要 开源指令集架构 RISC-V 在首次发布后就引起了人们的关注。该 ISA 提供了一组精简且可扩展的指令，而不会损害典型处理器的任何功能。2020 年，阿尔托大学启动了一个 RISC-V 处理器项目，以在阿尔托大学开展处理器研究并将其用作其他项目的 CPU。在此项目期间，称为“A-core”的处理器已发展成为一个功能强大的内核，可以驱动各种外围设备并运行汇编或 C 程序。本论文的目标是通过开发基于 RISC-V 的自动化开发平台来设计 A-core 的完整物理实现。通过开发物理实现，可以在实际物理约束下验证和确认处理器。此外，物理实现允许更广泛地开发软件，将处理器用作教学和驱动其他芯片的一部分。在这项工作期间开发的基于 RISC-V 的自动化开发环境提供了设计和研究物理实现的工具。该环境还提供了验证和确认工具，以便能够以最小的缺陷制造实现。因此，A-core 的物理实现包括在设计过程中添加的所有功能，例如加速器、流水线和微小的结构变化，并使用自动化开发环境工具验证了设计。该设计最终被送去制造。从制造商那里到达后，必须通过测量来验证设计，之后才能说它完全可以正常工作，并且可以在阿尔托大学未来的工作中使用。
RISC-V GALOIS FIELD ISA扩展名，用于非二进制错误...
摘要 - 由于新通信标准的最新进展，例如5G新广播和5G，以及量子计算和通信中的新需求，因此出现了将处理器集成到节点的新要求。这些要求旨在在网络中提供灵活性，以降低运营成本并支持服务和负载平衡的多样性。他们还旨在将新的和经典算法集成到有效和通用平台中，执行特定操作，并参加延迟较低的任务。此外，对于便携式设备必不可少的一些加密算法（经典和量词后），与错误校正代码共享相同的算术。例如，高级加密标准（AES），椭圆曲线密码学，经典mceliece，锤击准循环和芦苇 - 固体代码使用GFð2mÞ算术。由于此算法是许多算法的基础，因此在这项工作中提出了一种多功能的RISC-V Galoisfald Isa扩展。使用Nexys A7 FPGA上的SWERV-EL2 1.3实现并验证了RISC-V指令集扩展名。此外，对于AE，芦苇 - 固体代码和经典的McEliece（Quantum Pryptography），还达到了五次加速度，以增加逻辑利用率增加1.27％。
FreNox RISC-V
硬件 RV32IMAS 32 位、乘法/除法、原子、监控器 5 级 - 哈佛架构 iMMU、dMMU（1 - 128 个条目） 8 路关联缓存 (4 - 32k) 缓存一致性 (DMA) I/O 空间
RISC-V 工具链和基于敏捷开发的开放...
本文提出了一种低功耗神经形态处理器——文曲星 22A，它将通用 CPU 功能与 SNN 相结合，利用 RISC-V SNN 扩展指令对其进行高效计算。文曲星 22A 的主要思想是将 SNN 计算单元集成到通用 CPU 的流水线中，利用定制的 RISC-V SNN 指令 1.0（RV-SNN 1.0）、精简泄漏积分和发射 (LIF) 模型和二元随机脉冲时序相关塑性 (STDP) 实现低功耗计算。文曲星 22A 的源代码已在 Gitee 1 和 GitHub 1 上在线发布。我们将文曲星 22A 应用于 MNIST 数据集的识别，以与其他 SNN 系统进行比较。实验结果表明，文曲星22A相比加速器解决方案ODIN能耗降低了5.13倍，3位ODIN在线学习的分类准确率约为85.00%，1位文曲星22A的分类准确率约为91.91%。
最大限度地发挥定制 RISC-V 矢量扩展的潜力，以加速 SHA-3 哈希函数
摘要。SHA-3 被认为是最安全的标准哈希函数之一。它依赖于 Keccak-f[1 600] 置换，该置换对 1 600 位的内部状态进行操作，主要表示为 5 × 5 × 64 位矩阵。虽然现有实现通常以 32 位或 64 位的块顺序处理状态，但 Keccak-f[1 600] 置换可以通过并行化加速。本文首次通过 32 位和 64 位架构上的自定义向量扩展探索基于 RISC-V 的处理器中 Keccak-f[1 600] 并行化的全部潜力。我们分析了由五个不同步骤映射组成的 Keccak-f[1 600] 置换，并提出了十条自定义向量指令来加速计算。我们在 SystemVerilog 中描述的 SIMD 处理器中实现了这些扩展。我们将我们的设计性能与基于矢量化专用指令集处理器 (ASIP) 的现有架构进行了比较。我们表明，得益于我们精心选择的自定义矢量指令，我们的设计性能优于所有相关工作。
Lagarto 在 BSC 制造第一台 RISC-V 处理器
DRAC 项目（文件编号为 001-P-001723）由欧盟区域发展基金在 2014-2020 年加泰罗尼亚 ERDF 运营计划框架内共同资助 50%，资助金额为 2,000,000.00 欧元，并得到加泰罗尼亚政府的支持。版权所有 2020 © 保留所有权利。