XiaoMi-AI文件搜索系统
World File Search SystemRV32I
超越 RV32I ISA 的 RISC-V 处理器验证
摘要 — RISC-V 处理器的开源架构为设计人员提供了灵活性，使他们能够为各种应用实现架构。然而，同样的优势也使验证过程变得困难，因为必须验证所有变体。拟议的项目将为扩展的 RISC V 架构创建一个验证环境。RISC-V 支持整数乘法和除法的“M”标准扩展以及控制和状态寄存器指令的“Zicsr”标准扩展。上述 ISA 类将使用基于 RV32I ISA 的 DUT 进行测试，并在 DUT 周围使用 UVM 环境来验证 M 和 Zicsr 功能。M 和 Zicsr 类型 ISA 经过验证，功能覆盖率为 95%。创建的 UVM 框架可以重复用于验证其他指令集架构。
RISC-V 与后量子传输触发架构的比较 1
表 1。 RISC-V 与 TTA 处理器的架构细节比较 处理器总线功能单元 LSU RF IW RV32I 1 基本指令，5 阶段 1 1 32 RV32IMC 1 基本、乘法、压缩指令，2 阶段 1 1 32 RV32IMC 1 基本、乘法、压缩指令，4 阶段 1 1 32 TTA-P1 1 1xART、1xLOG、1xSHF 1 1xRF、1xBL 43 TTA-P2 2 2xART、1xLOG、1xSHF 1 1xRF、1xBL 86 TTA-P3 4 2xART、1xLOG、1xSHF 2 2xRF、1xBL 176 TTA-P4 4 4xART、1xLOG、2xSHF、1xMUL、 2xADD 2 2xRF，1xBL 176 TTA-P5 4 4xART，1xLOG，2xSHF，1xMUL，2xADD，1xDIV-MOD 2 2xRF，1xBL 176