The Department of Electrical Engineering, Motilal Nehru National Institute of Technology Allahabad has successfully organized seven successive students' conferences titled: “ Students' Conference on Engineering and Systems (SCES- 2012, SCES-2013, SCES-2014, SCES-2015, SCES-2019, SCES- 2020, & SCES-2022) ”, which were technically sponsored by the IEEE Uttar IE/ PEL/ CS(工业电子/电力电子/控制系统)的IEEE联合协会分会共同赞助的PRADESH部分。部门正在组织SCE的第七次续集会议,以激励在工程和系统领域工作的学生学者。会议将重点关注权力,能源与控制,电子,通信和信号处理,计算智能与机器学习,机械系统和机械能,应用科学等领域的新兴领域。会议的目的是为研究学生提供一个平台,以介绍他们所做的原始工作,从而导致在高度技术平台上共享知识。将邀请来自各种知名机构的学生研究人员和院士进行演讲,审议和讨论。建议在2024年6月21日至23日进行为期3天的计划。技术课程将包括由声誉的学术和行业专家提供的主题演讲和教程,并通过口头 /海报演示和技术展览等学生的研究工作等。< /div> < /div>关于电气工程部门
虽然已经证明了硅具有更高迁移率的材料,包括锗和各种 III-V 材料,但它们最多只在少数小众市场得到成功应用和商业化。硅技术取得巨大成功的原因是多方面的,例如硅的天然氧化物 (SiO 2 )、极其成熟和精细的加工能力,以及 n 型和 p 型金属氧化物半导体 (MOS) 晶体管的存在,这使得高效互补 MOS (CMOS) 逻辑成为可能。随着尺寸的进一步缩小,人们付出了巨大的努力来改进制造方法,以使硅场效应晶体管 (FET) 的性能稳步提高。目前,硅晶体管的技术节点处于 10 纳米以下范围。然而,在如此小的器件中,短沟道效应 (SCE)、增加的可变性和可靠性问题 [1],以及 3 纳米以下通道的通道载流子迁移率降低 [2] 都对硅技术的继续使用构成了严峻挑战。为了克服由硅制成的超薄器件的缺点,近十年来,对晶体管结构替代材料系统的研究不断加强。所谓的 2D 材料已被证明对后硅技术特别有利,并有可能为上述硅技术的局限性提供解决方案。[3,4]
与传统体硅相比,绝缘体上硅(SOI)衬底具有许多优势,包括低漏电流、低电容、低功耗、更好地抵抗短沟道效应(SCE)和卓越的缩放能力[1 – 4]。这使得SOI衬底不仅适用于传统的MOSFET,而且由于天然的衬底隔离[5 – 8]和更简单的多栅极设计,它也对新型半导体器件具有吸引力,例如TFET和Z2-FET。此外,建立在SOI平台上的光电探测器(PD)也表现出优异的光电性能。高工作速度、高抗辐射和低寄生电容的优势使基于SOI的PD在电子和光子集成电路(EPIC)、光通信系统和航空航天等许多应用领域中极具竞争力[9 – 16]。为了在 SOI 薄膜中形成 pn 光电二极管,通常使用常规离子注入来掺杂 Si 沟道 [17]。然而,离子注入会损坏并降低 Si 的质量,这个问题在缺乏种子层以促进再结晶的超薄 SOI 薄膜中尤其严重。此外,用于激活掺杂剂的高温退火可能会引起应力和损坏,并进一步降低器件的性能。为了克服这些缺点,可以使用电场诱导的静电掺杂 [18,19] 来形成 pn 结并完全避免离子注入。之前,我们已经证明在
1.1 概述 1 目前,重大危险源 (MHI) 需要遵守人力部 (MOM)、国家环境局 (NEA) 和新加坡民防部队 (SCDF) 分别管理的《工作场所安全与健康 (WSH) 法》、《环境保护和管理法 (EPMA)》和《消防安全法 (FSA)》规定的安全、卫生与环境 (SHE) 要求。这包括但不限于以下内容: a) 定量风险评估 (QRA) b) 过程危害分析 (PHA) c) 安全与健康管理系统 (SHMS) d) 应急响应计划 (ERP) 2 为加强过程安全和对 MHI 的监管监督,新加坡已着手实施安全案例制度。此类制度已在欧盟和澳大利亚实施。该制度要求 MHI 向监管机构证明如何将安全关键事件 (SCE) 带来的风险降低到合理可行的最低水平 (ALARP),从而确保以可持续的方式安全运营。 3 本安全案例制度针对的是 WSH(MHI)法规下定义为 MHI 的设施,这些设施需要制作安全案例文件以供评估。 4 本安全案例技术指南描述了 MHI 如何构建安全案例并将其提交给重大危险源部门 (MHD) 1 以满足 WSH(MHI)法规。 1.2 安全案例的目的 5 安全案例是对可能导致
近年来,随着半导体技术进入10nm以下技术节点,短沟道效应(SCE)和功耗耗散问题成为场效应晶体管进一步小型化面临的巨大挑战,需要采取强制性措施予以解决。从3nm技术节点开始,环绕栅极结构提高的SCE抑制能力使环绕栅极场效应晶体管登上了历史舞台。本文展示了双栅极纳米管环绕栅极场效应晶体管(DG NT GAAFET)的超强静电控制能力,并与具有相同器件参数设计的纳米管(NT GAAFET)和纳米线环绕栅极场效应晶体管(NW GAAFET)进行了比较。与NT GAAFET和NW GAAFET相比,DG NT GAAFET的I on 分别提升了62%和57%。此外,由于静电控制的增强,DG NT GAAFET 中的 SCE 得到了明显抑制,这可以通过改善 I off 、SS 和 I on /I off 比来证明。另一方面,NT GAAFET 的 I on 与 NW GAA-FET 相当,而与 NW GAA-FET 相比,它的 I off 小 1 个数量级,SS 小近 2 倍,体现了纳米管通道结构的优越性。最后,通过 TCAD 模拟研究验证了纳米管通道结构,特别是双栅极纳米管结构对 L g 缩放的稳健性。关键词:双栅极,纳米管,纳米线,短沟道效应,功耗耗散。
在过去的几十年中,互补的金属 - 氧化物 - 氧化 - 氧化核(CMOS)技术一直是现代综合电路发展的推动力。增强栅极静电控制以提高对短通道效应(SCE)的免疫力(尤其是在积极缩放晶体管技术的发展中)的关键策略。这包括开发高等效氧化物厚度(EOT)缩放的高κ /金属门技术,以及超薄体,鳍和堆叠的纳米片通道晶体管;在3 nm技术节点1之外,半导体工业(遵循FIN场效应晶体管技术)目前正在采用堆叠的纳米表晶体管。要进一步扩展长度尺寸并保持良好的驱动电流,至关重要的是抑制SCE。可以使用增加数量的薄堆积通道来实现这一目标。然而,常规半导体晶体管的性能迅速降低到硅的3 nm厚度低于3 nm的厚度,而INGAAS的性能降低了10 nm。二维(2D)半导体是一种替代通道材料,与传统的半导管相比,单层厚度和单层厚度较高,在单层厚度上具有更高的迁移率。但是,2D材料缺乏高品质的大区域CMOS兼容生长技术。也很难在其范德华表面形成介电。此外,这些材料很难浓缩,并且在Schottky金属/半导体触点处引起的高接触分析。特别是原子层氧化物半导体,尤其是无定形im-gallium-Zinc氧化物(Igzo) - 用于平面晶体管(TFTS)中的半导体通道材料(用于平面式式施用应用程序12)。但是,尽管是高批量制造的成熟技术,但氧化物半导体很少被视为用于缩放高性能晶体管的Channel材料。这是由于它们的低电荷载流子迁移率约为10 cm 2 v -1 s –1,并且在质量生产中使用时,它们通常需要多达几十纳米的通道厚度13。然而,对于单一三维(3D)整合应用14-21的CMOS后端(BEOL)中氧化物半导体晶体管的使用引起了兴趣。
课程(截至2024年3月)Giovanni Hearne教授(ORCID ID:0000-0002-1662-7831)物理系,约翰内斯堡大学(UJ)物理学小组教授Mössbauer和高压研究实验室的高压研究实验室和高压力研究实验室的职位和高压研究实验室的职位:GQEBERHA-SA:GQEBERHA:15 3月15日,:++ 27-11-5593849 / ++ 27-1-7268999953电子邮件:grhearne@uj.ac.ac.ac.za Scientific Carecolific Carecolific Carecutific Carecutific 2012年至今:物理学教授,约翰内斯堡大学,约翰内斯堡大学,约翰内斯堡大学,约翰内斯堡,约翰内斯堡,约翰内斯堡,2009-2009-2009-2012: 2007-2009:萨罗尼亚州约翰内斯堡的威特沃特斯兰大学物理学学院的读者兼副教授。1995-2006:萨利亚州约翰内斯堡的威特沃特斯兰大学物理学学院的讲师兼讲师和高级讲师。1992-1994:以色列电视大学高压研究小组物理与天文学学院博士后副学院。1993:博士(物理),威特沃特斯兰大学,约翰内斯堡,萨。 “通过使用119snMössbauer光谱法的Sn-Base A15超导体的晶格动力学”。 奖学金和科学输出NRF评估和评级:B2(截至2023年1月)研究兴趣实验性凝分物理物理。 57FeMössbauer效应光谱在可变的低温温度(低至1.5 K)和高压(最多1兆巴)处。 高压物理学(钻石和宝石细胞,DAC和GACS)。 在高压下,激光光谱,XRD,电气传输和基于同步加速器的技术(XAS)。 CO 2在DAC中加热。 仪器物理(电子)。1993:博士(物理),威特沃特斯兰大学,约翰内斯堡,萨。“通过使用119snMössbauer光谱法的Sn-Base A15超导体的晶格动力学”。奖学金和科学输出NRF评估和评级:B2(截至2023年1月)研究兴趣实验性凝分物理物理。57FeMössbauer效应光谱在可变的低温温度(低至1.5 K)和高压(最多1兆巴)处。高压物理学(钻石和宝石细胞,DAC和GACS)。激光光谱,XRD,电气传输和基于同步加速器的技术(XAS)。CO 2在DAC中加热。仪器物理(电子)。晶格 - 动力学,超导性,磁性,磁电(绝缘子 - 金属和旋转状态)过渡(在强相关的电子系统SCES中),材料科学。参与与应用,工业和生物分子物理学有关的许多研究项目。197 AU(Gold)Mössbauer-septrect光谱法。出版物80篇在同行评审的国际期刊中的文章,H-Index是22,〜1800引用(Scopus)。在国际会议上进行了几次邀请演讲。Google Scholar:https://scholar.google.com/citations?hl = en&user = m75pwraaaaaj学生和DOCS学生和DOCS 6博士学位论文和7个MSC论文受到监督。在国内和国际上的多个博士学位和MSC论文的外部考官。主持了几位博士后研究人员,1997年最新(英国,中国,塞内加尔,意大利语,法语,印度)。南非物理研究所的成员。国际高压科学技术协会(AIRAPT)的成员,http://www.airapt.org/顾问IUCR高压委员会,http://highpressure.iucr.iucr.org/ http://highpressure.iucr.org/正常审查物理学,物理综述,材料,物理综述,杂志,物理综述,杂志,材料,杂志,杂志,杂志,杂志,杂志,杂志,杂志,杂志,杂志应用物理学。偶尔的基础:科学,Physica-B,Europhysics Letters,Interlallics,Applied Physics Letters。
隧道场效应晶体管 (TFET) 被认为是未来低功耗高速逻辑应用中最有前途的器件之一,它将取代传统的金属氧化物半导体场效应晶体管 (MOSFET)。这是因为随着 MOSFET 尺寸逐年减小,以实现更快的速度和更低的功耗,并且目前正朝着纳米领域迈进,这导致 MOSFET 的性能受到限制。在缩小 MOSFET 尺寸的同时,面临着漏电流增加、短沟道效应 (SCE) 和器件制造复杂性等几个瓶颈。因此,基于隧道现象原理工作的 TFET 已被提议作为替代 MOSFET 的器件之一,后者基于热电子发射原理工作,将器件的亚阈值摆幅限制在 60mV/十倍。 TFET 具有多种特性,例如不受大多数短沟道效应影响、更低的漏电流、低于 60mV/dec 的更低亚阈值摆幅、更低的阈值电压和更高的关断电流与导通电流之比。然而,TFET 也存在一些缺点,例如掺杂 TFET 的制造工艺复杂,会导致各种缺陷。这些问题可以通过使用无掺杂技术来克服。该技术有助于生产缺陷更少、更经济的设备。另一个缺点是 TFET 表现出较低的导通电流。异质材料 TFET 可用于解决低离子问题。为了更好地控制异质材料 TFET 沟道,提出了双栅极。亚阈值摆幅 (SS) 是决定器件性能的重要参数之一。通过降低 SS,器件性能将在更低的漏电流、更好的离子/关断比和更低的能量方面更好。这个项目有 3 个目标:建模和模拟异质材料双栅极无掺杂 TFET (HTDGDL- TFET)。比较 Ge、Si 和 GaAs 作为源区材料的 TFET 性能。将 HTDGDL-TFET 用作数字反相器。将使用 Silvaco TCAD 工具进行模拟。已成功建模单栅极和双栅极 HTDL-TFET。已为该项目进行了 4 个模拟测试用例,以选择所提 TFET 的最佳结构。使用 Vth、SS、Ion、Ioff 和 Ion/Ioff 比等几个重要参数来测量 TFET 的性能。在所有 4 个测试用例中,最佳 TFET 结构以 Ge 为源区材料,源区和漏区载流子浓度为 1 × 10 19 𝑐𝑚 −3,沟道载流子浓度为 1 × 10 17 𝑐𝑚 −3,且无掺杂。这是因为器件的 Vth 值为 0.97V,SS 值为 15mV/dec,Ion/Ioff 比为 7 × 10 11 。设计的 TFET 反相器的传播延迟比 [21] 中的反相器短 75 倍,比市场反相器 [SN74AUC1G14DBVR] 短 29 倍。本文还提出了一些未来的工作。