XiaoMi-AI文件搜索系统
World File Search SystemSNDR
0.4-V 6.6-µW 75-dB SNDR Δ-Σ 调制器...
摘要 本文介绍了一种用于植入式生物医学设备的超低压 (ULV) 高分辨率低功耗连续时间 delta-sigma 调制器。二阶单比特调制器采用前馈架构和新型全差分 ULV 放大器，在 0.4 V 电源下实现高信噪比加失真比 (SNDR) 和节能运行。该放大器采用栅极输入 AB 类输出拓扑和局部共模反馈 (CMFB) 环路，以实现大输出摆幅，从而减少谐波失真并降低功耗。采用强大的时钟发生器来确保调制器在 ± 10% 电源变化范围内的一致性能。该调制器采用 130 nm CMOS 技术制造，带有常规 VT 晶体管。测量结果表明，在 500 Hz 带宽内，在标称 0.4 V 电源下，该调制器实现了 75.5 dB SNDR，功耗为 6.6 µ W。在最近报道的用于植入式生物医学应用的 0.4 V 或以下电压下工作的 DSM 中，所实现的 SNDR 是最好的。即使在 0.32 V 电源下工作，该调制器也能实现 69 dB SNDR，功耗为 3.7 µ W。关键词：连续时间、Delta-Sigma 调制器、生物医学设备、模拟数字转换器、超低压放大器、超低压电路分类：集成电路（存储器、逻辑、模拟、射频、传感器）
采用 ... 的 100 MHz BW 72.6 dB-SNDR CT 调制器
摘要 — 本文介绍了一种 28 nm CMOS 工艺的四阶 100 MHz 带宽连续时间 (CT) delta-sigma 调制器。介绍了一种初步采样和量化 (PSQ) 技术，该技术几乎可以充分利用量化时钟周期，从而在 0.65 过量环路延迟 (ELD) 系数下延长后端量化器 (QTZ) 的可用转换时间。使用 PSQ，后端 QTZ 的采样和量化分为粗采样和细采样两个步骤，类似于子范围架构以节省功耗。QTZ 以 2 GHz 运行，仅需 1.4 mW 功率即可实现 7 位 (1 b 纠错)。通过在前馈 (CIFF) 拓扑中的积分器级联中添加前馈 ELD 补偿路径，此设计中只需要一个数模转换器 (DAC)。该调制器的信号带宽为 100 MHz，信噪比 (SNDR) 为 72.6 dB，功耗仅为 16.3 mW（1.1 和 1.5 V 电源供电）。原型的动态范围为 76.3 dB，Schreier FoM 为 174.2 dB，有效面积为 0.019 mm 2 。