本文件所含材料是关于 Archer Materials Ltd 及其相关法人团体(统称“Archer 集团”)截至本报告发布之日活动的一般信息。本材料以摘要形式提供,并不完整。您不应将其作为投资建议,因为其未考虑您的投资目标、财务状况或需求。在决定一项投资是否合适时,无论是否接受专业建议,都应考虑这些因素。在法律允许的范围内,Archer 集团(包括其任何相关法人团体)不对任何人因本材料采取或不采取任何行动而以任何方式(包括疏忽)造成的损失承担任何责任。
• 与 TMR、政府、行业、学术界和社区开展合作,促进数据共享,为决策提供信息,发现商业化机会,并推动创新解决方案的开发,促进昆士兰州的经济发展。
1。W2R计划招标附表S12 - 一项新的招标时间表,要求招标人提交他们建议使用的可回收材料数量的详细信息。这是招标者考虑使用再生材料并为TMR提供有关市场状况的持续反馈的提示。
摘要 — 基于 SRAM 的 FPGA 经常用于太空应用中的关键功能。通常需要在这些 FPGA 中实现软处理器来满足任务要求。开放 ISA RISC-V 允许开发各种开源处理器。与所有基于 SRAM 的 FPGA 数字设计一样,这些软处理器容易受到 SEU 的影响。本文介绍了对一组新推出的开源 RISC-V 处理器的性能和相对 SEU 敏感度的研究。利用动态部分重构,这种新颖的自动测试设备可以快速部署不同的实现并通过故障注入评估 SEU 敏感度。使用 BYU 的新 SpyDrNet 工具,还将细粒度 TMR 应用于每个处理器,结果显示敏感度降低了 20 倍到 500 倍。
摘要 – 硬件冗余是一种众所周知的容错技术,用于安全和任务关键型系统。然而,这种技术的强化效率依赖于多数表决电路的稳健性。本摘要提供了用于辐射环境(例如太空任务)的多数表决架构的设计探索。提出了一种基于信号概率的特定应用单事件瞬态 (SET) 特性,以优化三模冗余 (TMR) 块插入方法。结果表明,复杂门架构的 SET 横截面表现出较低的输入依赖性,而对于基于 NOR/NAND 的架构,由于逻辑掩蔽效应,观察到更高的依赖性。此外,与其他架构不同,NAND 表决器显示,随着信号概率的增加,SET 率会降低。考虑到信号概率 p = 0.1、p = 0.5 和 p = 0.9,两个分析轨道的最佳设计分别是 NOR、CMOS1 和 NAND 表决器。
自 2017 年以来,EVP 服务已在 310 个 BCC 交通信号灯上运行,但是,TMR 及其项目合作伙伴(昆士兰警察局 (QPS) 和 BCC)并未将所有 EVP 系统组件从试点项目状态顺利过渡到生产状态。相反,每个合作伙伴都专注于运营自己的系统组件,没有合作伙伴正式负责监控或维护 BCC EVP STREAMS 组件。
摘要 – 硬件冗余是一种众所周知的容错技术,用于安全和任务关键型系统。然而,这种技术的强化效率依赖于多数表决电路的稳健性。本摘要提供了用于辐射环境(例如太空任务)的多数表决架构的设计探索。提出了一种基于信号概率的特定应用单事件瞬态 (SET) 特性,以优化三模冗余 (TMR) 块插入方法。结果表明,复杂门架构的 SET 横截面表现出较低的输入依赖性,而对于基于 NOR/NAND 的架构,由于逻辑掩蔽效应,观察到更高的依赖性。此外,与其他架构不同,NAND 表决器显示,随着信号概率的增加,SET 率会降低。考虑到信号概率 p = 0.1、p = 0.5 和 p = 0.9,两个分析轨道的最佳设计分别是 NOR、CMOS1 和 NAND 表决器。
本文研究了三重模块冗余 (TMR) 实现对系统可靠性的影响。为此,对具有 RISC-V 架构的微处理器进行了模拟,分别采用了 TMR 实现和未采用 TMR 实现。在模拟中,注入了单事件瞬变 (SET) 和多事件瞬变 (MET)。此外,还模拟了采用 TMR 实现的晶体管故障。TMR 应用于处理器的 Multi/Div 块,故障将注入这些三重块的输入端。将使用注入故障数与传播故障数之比来比较采用和未采用 TMR 的系统的性能。当系统仅注入 SET 时,不采用 TMR 的系统的比例从 0.058 到 0.389,具体取决于发生 SET 的概率,而采用 TMR 的系统则根本不传播任何故障。如果注入 MET,则不带 TMR 的系统性能会更好,比率在 0.069 和 0.291 之间,而带 TMR 的系统比率在 0 和 0.036 之间。TMR 实施可显著降低错误传播的概率,但如果多事件瞬变击中多条类似的线路,它仍可能失败。为了解决这个问题,应该实施其他形式的冗余。