1 新加坡科技研究局(A*STAR)微电子研究所,新加坡 117685 2 巴黎大学材料与现象实验室,法国巴黎 F-75013 3 南洋理工大学电气与电子工程学院,新加坡 639798 在本研究中,我们报告了一种铜填充硅通孔 (TSV) 集成离子阱的设计、制造和操作。TSV 被直接放置在电极下方,作为离子阱和玻璃中介层之间的垂直互连,随着电极数量的增加和复杂性的提高,可实现任意几何设计。TSV 的集成将离子阱的形状因子降低了 80% 以上,将寄生电容从 32±2 pF 最小化到 3±0.2 pF。尽管没有接地屏蔽层,但仍实现了低射频耗散。整个制造过程在 12 英寸晶圆上进行,并与成熟的 CMOS 后端工艺兼容。我们通过加载和激光冷却单个 88 Sr + 离子展示了该阱的基本功能。我们发现,加热速率(轴向频率为 300 kHz 时为 17 量子/毫秒)和寿命(约 30 分钟)与类似尺寸的阱相当。这项工作开创了 TSV 集成离子阱的发展,丰富了可扩展量子计算的工具箱。
• 2.5D IC 与 2D IC 的区别在于,2.5D IC 在芯片和基板之间添加了一个硅中介层,中介层上表面和下表面的金属化层之间通过 TSV 连接。[10] 这样,通过将芯片并排放置,就可以实现不同芯片之间的互连。例如:存储器芯片与逻辑芯片。
摘要 本研究研究了铜突起对连接电阻的影响,作为中通孔硅通孔 (TSV) 晶片混合键合的详细数据。在制备了多个具有不同铜突起量的 Cu TSV 晶片和 Cu 电极晶片并通过表面活化键合方法使用超薄 Si 膜进行键合后,通过四端测量评估了键合晶片的连接电阻(即 TSV、Cu 电极和界面电阻之和)。结果表明,Cu 突起量是中通孔 TSV 晶片与超薄 Si 膜混合键合的关键参数,通过调节 Cu 突起可以在不进行热处理的情况下实现 TSV 和 Cu 电极之间的电连接。关键词 中通孔 硅通孔(TSV) 直接Si/Cu研磨 混合键合I.引言 随着摩尔定律的放缓,带有硅通孔(TSV)[1-6]的三维集成电路(3D-IC)已经成为实现高速、超紧凑和高功能电子系统的可行解决方案。3D-IC在某些电子系统中的接受度越来越高。然而,要将3D-IC技术应用于许多电子系统,需要进一步降低TSV形成成本、实现TSV小型化和提高TSV产量。在各种TSV形成工艺中,中通孔Cu-TSV工艺可以有效减小TSV尺寸并提高TSV产量,因为该工艺易于形成(1)小TSV,并且(2)TSV与多层互连之间的电接触。然而,如果晶圆背面露出的TSV高度变化很大,则可能会发生TSV断裂或接触失效。在之前的研究中,我们提出了一种 Cu-TSV 揭示工艺,包括直接 Si/Cu 研磨和残留金属去除 [7-9](图 1),以克服这一问题。首先,使用新型玻璃化砂轮进行直接 Si/Cu 研磨,并使用高压微射流 (HPMJ) 对砂轮进行原位清洁。由于非弹性
使用在线拉曼光谱法开发了通过 - 硅vias(TSV)阵列内的应力演化的全面图片。一组具有不同TSV几何形状和金属种子衬里厚度的晶圆暴露于各种退火条件。监测VIA之间的Si-Si声子模式移动,通过几何形状和加工条件对Si底物中应力的影响是无损的。紧密靠近TSV的压缩应力。然而,对于带有小TSV音高的阵列,底物在VIA之间的空间中并没有完全放松,而是在阵列内积聚拉伸应力。这种病间应力随着TSV螺距的降低而增加,积聚向阵列的中心,并在很大程度上取决于退火条件。阵列中的高分辨率拉曼图显示了TSV阵列中应力分布的全部图片。通过使用不同的激发波长,探测了Si晶片中应力的变化。这些发现证明了对过程依赖性压力信息的在线访问的价值。此知识有助于定义设计基本规则,以获得最高设备性能或最大化晶体上可用区域的逻辑设备。
摘要 — 表面电极离子阱因其对捕获离子的卓越可控性而在实际量子计算中具有极高的前景。借助先进的微加工技术,硅已被开发为离子阱衬底,用于精细的表面电极设计以及单片电光元件集成。然而,硅的高射频损耗阻碍了大规模实施的可能性。在这项工作中,我们展示了一种硅通孔 (TSV) 集成离子阱,由于消除了表面上的引线键合焊盘和外形尺寸的小型化,该离子阱具有较低的射频损耗。我们还制造了两种类型的传统引线键合 (WB) 阱,它们有或没有接地屏蔽层。就片上 S 参数、封装后谐振和由此产生的功率损耗而言,对不同离子阱的射频性能进行了测试和比较。结果表明,与 WB 阱相比,TSV 阱具有较低的 S21(50 MHz 时约为 0.2 dB)、较高的 Q 因子(约为 22)和较低的功率损耗(0.26 W)。此外,还采用 3D 有限元建模对不同阱的电场进行可视化和 RF 损耗分析。从建模中提取的结果与测量结果显示出良好的一致性。除了各种 RF 测试外,还介绍了不同离子阱的设计、制造和离子捕获操作。这项工作提供了对离子捕获装置 RF 损耗的见解,并为减少 RF 损耗提供了一种新的解决方案。
随着互连密度不断缩小,以及制造更细间距基板的成本不断上升,使用传统有机堆积基板的倒装芯片封装在细间距布线方面面临着重大挑战。为了满足这些需求,TSV 中介层应运而生,成为一种良好的解决方案 [1-3]。TSV 中介层提供高布线密度互连,最大限度地减少 Cu/低 k 芯片与铜填充 TSV 中介层之间的热膨胀系数 (CTE) 失配,并由于芯片到基板的互连更短而提高电气性能。TSV 中介层晶圆是通过在硅晶圆上蚀刻通孔并用金属填充通孔来制造的。业界常用的两种 TSV 方法涉及“先通孔/中通孔”和“后通孔”工艺流程。本文中的工作使用“先通孔/中通孔”流程,因为它提供了互连密度的最大优势。通常,使用深反应离子蚀刻 (DRIE) 工艺蚀刻 TSV 通孔以形成高纵横比通孔。 TSV 的直径通常为 10-20 微米,深度为 50-100 微米。TSV 的壁衬有 SiO2 电介质。然后,形成扩散屏障和铜种子层。通过电化学沉积用铜填充通孔。使用化学机械抛光/平坦化 (CMP) 去除铜覆盖层。使用标准后端制造工艺在中介层顶部形成 M1 – Mx 的互连线。中介层顶部涂有钝化层并形成微凸块焊盘。
摘要 针对第六代(6G)移动通信应用,提出了三种新型五阶超紧凑发夹带通滤波器。发夹单元的臂采用三维集成技术(TSV)实现,部分发夹单元由四个臂组成。本文介绍了这三种滤波器的设计方法,并通过基于有限元法的工业级仿真器HFSS验证了滤波特性。结果表明:所设计的三个滤波器的中心频率分别为0.405 THz、0.3915 THz、0.3955 THz,带宽分别为0.1 THz、0.077 THz、0.063 THz,插入损耗为2.0 dB,回波损耗分别为12.4 dB、13.4 dB、14 dB。所设计的三个滤波器的尺寸均为0.284×0.0325 mm2(1.29×0.148λg2)。关键词:第六代(6G)移动通信、太赫兹(THz)频段、发夹带通滤波器、硅通孔(TSV)分类:电子器件、电路和模块(硅、化合物半导体、有机和新材料)
片上电感是射频集成电路 (RFIC) 中的重要无源器件 [1]。利用硅通孔 (TSV) 的 3-D 封装技术开创了片上电感、电容、滤波器等无源元件的实现 [2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19]。与传统的 2-D 电感相比,基于 TSV 的 3-D 电感具有电感密度高、体积小的优势 [20、21、22、23、24]。一些研究主要针对基于 TSV 的电感的直流电感建模。基于 3-D 全波仿真获得的 Y 参数,提出了经验近似表达式 [25, 26]。但它很耗时并且在物理上不严谨。[27] 提出了一种基于 TSV 的螺旋电感直流电感的解析模型,该模型据称很简单,但用该模型确定电感是一项非常困难的任务,因为它需要至少 4 N + 2 C 2 N + 1 次计算才能获得 N 匝电感的电感,其中 C 2 N 表示组合,它取决于电感匝数。此外,据我们所知,尚无关于基于 TSV 的螺旋电感的交流电感和品质因数的解析模型的报道。在本文中,提出了基于 TSV 的螺旋电感的直流电感公式。基于该公式及等效电路模型,建立了TSV基螺旋电感的交流电感及品质因数的分析模型
3D 技术中不同功能层之间的垂直电互连通常采用硅通孔 (TSV) 实现 [1]。根据应用,这些 TSV 的长度范围从 100 μm 到几 μm。直径通常也相应地缩小。这些 TSV 对于 3D 技术来说是必不可少的,可确保更短的电互连,从而实现更高的器件密度和信号速度。但它们也容易出现故障。 TSV 中存在多种潜在故障原因和影响 [2],例如空洞(电迁移或加工引起)、分层、未对准、与金属连接不良、TSV 之间连接短路或开路、衬里击穿、应力引起的影响等。在本文中,我们讨论了两种已知故障分析技术——磁场成像 (MFI) 和光诱导电容改变 (LICA) 的替代用途,以检测与衬里击穿 (BD) 引起的泄漏和连接 TSV 的金属开路相关的 TSV 故障。
通过(TSV)技术利用同轴性通过Silicon,提出了紧凑的低通滤波器(LPF)。首先,通过分析计算,有限元方法(FEM)模拟和测量,研究了基于同轴TSV的几个电容器。其次,提出并通过FEM模拟和测量结果对基于同轴TSV的螺旋感应的电感式的公式进行了验证。最后,提出了基于基于TSV的电容器和电感器的研究,提出了基于2×4、2×5、2×6和2×7同轴TSV阵列的提议𝐿𝐶LPFS的分析模型,并且在AD和HFF中建立了等效电路模型以及在ADS和HFSS中的有限元模型(FEM)模型。LPF通过测量进行制造和验证。在建议的LPF中,同时使用同轴TSV作为电容器和电感器,这会导致更紧凑的大小。电感器的寄生能力可以帮助诱导拟议的LPF在停止带中诱导一个缺口,并提高滚动速率。