XiaoMi-AI文件搜索系统
World File Search SystemUltrascale
Jason Moore Jason.moore@amd.comJason Moore Jason.moore@amd.com
4。Lohrke，H.，Tajik，S.，Krachenfels，T.，Boit，C。，＆Seifert，J.-P。 （2018）。使用热激光刺激的键提取：Xilinx Ultrascale FPGA的案例研究。加密硬件和嵌入式系统上的IACR交易，2018（3），573–595。https://doi.org/10.13154/tches.v2018.i3.573-595
为高性能太空级xilinx fpgas
Xilinx的20 nm Kintex Ultrascale™XQRKU060辐射耐耐受性现场可编程栅极阵列（FPGA）足够强大，足以启用全新的系统体系结构。XQRKU060支持机上可重编程系统的能力使卫星操作员有能力重新配置卫星的基本功能，这在当今的固定功能实现中是不可能的。除了增加新的灵活性外，XQRKU060还可以增加数据吞吐量，这有助于降低运输数据的成本。这些新架构也能够支持人工智能应用程序，使卫星能够在不正常要求基于地面的审查的情况下在本地处理图像或雷达数据，从而提高任务响应能力和实时处理。
FPGA上的快速傅立叶变换的平行管道硬件加速度
快速傅立叶变换（FFT）广泛用于数字信号处理应用中，尤其是用于使用CNN实时对象检测的卷积操作。本文提出了用于在FPGA上实现的Radix-2 FFT计算的有效的硬件档案，采用了蝴蝶单元的多个平行和管道阶段。所提出的架构利用块RAM存储输入和Twiddle因子值来计算转换。在Zync Ultrascale FPGA上合成了所提出的体系结构的硬件，并使用诸如关键路径延迟，吞吐量，设备利用率和功耗等参数评估其性能。发现在FFTOPS中测量的8点FFT所提出的平行管道结构的性能比非二叠体的AR插条高67％。性能比较与最新的并行管道管道方法证实了所提出的FFT体系结构达到的加速度。在论文中还介绍了拟议的硬件与与Vivado Design套件捆绑在一起的FFT IP核心的合成版本的全面比较。
开发用于基于 16 nm FinFET 的 FPGA 老化测量的高精度和稳定性测试台
本文介绍了一种测试台的开发，用于测量 Xilinx 的 Zynq UltraScale + FPGA 中使用的 16nm FinFET 的老化情况。在设置中选择并实施了环形振荡器 (RO) 漂移测量方法。然而，RO 电路不仅对老化敏感，而且对温度和电压也敏感。为了减轻对温度和电压的不良敏感性，我们安装了一个调节系统来控制 FPGA 的温度和内部电压，并根据温度和电压表征 RO 频率以应用后测量补偿。我们通过使用 GPS 信号作为时间参考改进了测量电路。进行了 1000 小时测试，测试温度为 (T FPGA = 100 ◦ C) ，测试温度为 (V FPGA = V nom + 25%)，结果显示 RO 频率漂移明显低于 0.1%，测量精度为 0.9 × 10 − 4。
![arXiv:2106.00565v5 [cs.DC] 2021 年 11 月 9 日](/simg/1\1c00337997354861b523581e792ec31025674325.webp)
arXiv:2106.00565v5 [cs.DC] 2021 年 11 月 9 日
本文介绍了一种基于事件的功率建模新方法，适用于没有性能监控单元 (PMU) 的嵌入式平台。该方法涉及将测量物理功率数据的目标硬件平台与另一个可以收集模型生成所需的 CPU 性能数据的平台进行补充。该方法用于为 Gaisler GR712RC 双核 LEON3 容错 SPARC 处理器生成准确的细粒度功率模型，该处理器带有板载功率传感器，但没有 PMU。Kintex UltraScale FPGA 用作支持平台，通过在 GR712RC 上运行双核 LEON3 的软核表示，但使用 PMU 实现，来获取所需的 CPU 性能数据。两个平台都执行相同的基准测试集，并使用每个样本的时间戳同步数据收集，以便 GR712RC 板的功率传感器数据可以与 FPGA 的 PMU 数据相匹配。然后，同步样本由稳健能量和功率预测器选择 (REPPS) 软件处理，以生成功率模型。在工业用例上验证后，这些模型的功率估计误差小于 2%，并且可以跟踪程序阶段，这使得它们适合在开发过程中进行运行时功率分析。
分层多播在芯片上用于可扩展可重新发现的神经形态系统
摘要 - 迄今为止的神经形态计算体系结构遭受了大规模神经处理所需的互连可伸缩性。我们提出了用于分层地址事件路由（多播 - 示威者）的高性能和低空的多播网络（NOC）体系结构，适用于适用于大规模重新确定的神经形态系统。此效率NOC体系结构的每个构建块由几个多铸高级高性能总线（MAHB）组成，并并行运行，用于高带宽核心间尖峰事件传输。此用于可扩展事件路由的体系结构可以帮助实施分布在神经形态处理核心内的脑尺度稀疏神经网络连接，具有典型的局部密集和全球稀疏神经元连接性的网络约束。使用Xilinx virtex ultrascale vu37p fpga进行演示，我们显示了8×8网格的MAHB在512MHz时钟以512MHz时钟的表现和2级核心间通信，最高带宽的最高带宽为420m，每秒每秒每秒128K Neuron Node node in horierarchy中的每秒。这个峰值绝对带宽支持在所有突触后目的地的最差情况下，在最差的情况下，以次数潜伏期为单位的峰值事件注册。索引术语 - 非形态计算，芯片上的多播网络，高级高性能总线（AHB），地址 - 事件代表（AER），可伸缩AER