© 版权所有 2021 Xilinx, Inc. Xilinx、Xilinx 徽标、Artix、ISE、Kintex、Spartan、Virtex、Vivado、Zynq 和本文包含的其他指定品牌是 Xilinx 在美国和其他国家/地区的商标。AMBA、AMBA Designer、ARM、ARM1176JZ-S、CoreSight、Cortex 和 PrimeCell 是 ARM 在欧盟和其他国家/地区的商标。PCIe 和 PCI Express 是 PCI-SIG 的商标,经许可使用。所有其他商标均为其各自所有者的财产。在美国印刷。SF0421
©版权所有2019 Xilinx,Inc。Xilinx,Xilinx徽标,Artix,ISE,Kintex,Spartan,Spartan,Virtex,Vivado,Vivado,Zynq和其他指定品牌以及本文中包括的其他指定品牌是美国和其他国家 /地区的Xilinx商标。Amba,Amba设计师,ARM,ARM1176JZ-S,Coresight,Cortex和Primecell是欧盟和其他国家 /地区的ARM商标。PCIE和PCI Express是PCI-SIG的商标,并在许可下使用。所有其他商标都是其各自所有者的财产。在美国印刷AC1029
Xilinx Virtex V5、Kintex US 以及 Microchip RTG4 和 RTPolarFire FPGA 的 RadHard 72M 和 144M QDRII+ SRAM 设备均可免费获得内存控制器。QDR-II+ SRAM 控制器管理基于 DDR 的源同步时序架构的复杂时序细节,并确保 FPGA 和 QDRII+ SRAM 内存之间的可靠数据传输。如果需要更高级别的辐射抗扰度来减轻单粒子干扰,控制器嵌入式 ECC (SECDEC) 也可作为 RTL 选项提供。请联系 hirel-memory@infineon.com 获取 RTL 代码和测试台的副本。
© 版权所有 2022 Advanced Micro Devices, Inc. 保留所有权利。Xilinx、Xilinx 徽标、AMD、AMD 箭头徽标、Alveo、Artix、Kintex、Kria、Spartan、Versal、Vitis、Virtex、Vivado、Zynq 和本文中包括的其他指定品牌是 Advanced Micro Devices, Inc. 的商标。本出版物中使用的其他产品名称仅用于识别目的,可能是其各自公司的商标。AMBA、AMBA Designer、ARM、ARM1176JZ-S、CoreSight、Cortex 和 PrimeCell 是 ARM 在欧盟和其他国家/地区的商标。PCIe 和 PCI Express 是 PCI-SIG 的商标,经许可使用。在美国印刷 SF81722
© 版权所有 2021 Advanced Micro Devices, Inc. 保留所有权利。Xilinx、Xilinx 徽标、AMD、AMD 箭头徽标、Alveo、Artix、Kintex、Kria、Spartan、Versal、Vitis、Virtex、Vivado、Zynq 和本文中包含的其他指定品牌是 Advanced Micro Devices, Inc. 的商标。本出版物中使用的其他产品名称仅用于识别目的,可能是其各自公司的商标。AMBA、AMBA Designer、ARM、ARM1176JZ-S、CoreSight、Cortex 和 PrimeCell 是 ARM 在欧盟和其他国家/地区的商标。PCIe 和 PCI Express 是 PCI-SIG 的商标,经许可使用。在美国印刷。AC11-8-21
©版权所有2022 Advanced Micro Devices,Inc。保留所有权利。xilinx,Xilinx徽标,AMD,AMD箭头徽标,Alveo,Alveo,Artix,Kintex,Kira,Kria,Kria,Spartan,Spartan,Versal,Vitis,Vitis,Vivity,VivaDo,Vivado,Zynq,Zynq和其他指定的品牌以及此处包括的其他指定品牌是该产品的其他产品的商标,仅在此类产品中使用了其他产品名称。Amba,Amba设计师,ARM,ARM1176JZ-S,Coresight,Cortex和Primecell是欧盟和其他国家 /地区的ARM商标。PCIE和PCI Express是PCI-SIG的商标,并在许可下使用。在美国印刷AC03-9-22
RISC-V矢量加密扩展(ZVK)在2023年批准并集成到2024年的ISA主要手册中。这些表面支持在矢量寄存器文件上运行的高速对称加密(AES,SHA2,SM3,SM4),并且由于数据并行性而对标量密码扩展(ZK)提供了显着的性能改进。作为批准的扩展名,ZVK由编译器工具链提供支持,并且已经集成到流行的加密中间件(例如OpenSSL)中。我们报告了玛丽安(Marian),这是带有ZVK扩展程序的向量处理器的第一个开源硬件实现。设计基于纸浆“ ARA”矢量单元,该矢量单位本身就是流行的CVA6处理器的扩展。该实现位于SystemVerilog中,并已使用Virtex Ultrascale+ FPGA原型制作进行了测试,其计划的磁带针对22nm的过程节点。我们对矢量密码学对处理器的架构要求进行分析,以及对我们实施的绩效和面积的初步估计。
i ntroduction c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c hiplet c。微处理器,例如AMD的EPYC [1-3]和Intel的湖泊场[4-6]和FPGA(可编程的门阵列),例如Xilinx的Virtex [14],具有大量的Chiplet Design和Chiplet Design和杂物整合包装。chiplets之间的一种层状(横向)通信(互连)是桥梁[17,33-42]杂交粘合物已引起了很多关注[17,43-87],因为索尼(Sony 2016年传感器和其他基于图像的设备[45,46]。在这项研究中,将提出chiplet设计和异质整合包装以及混合键合的最新和前景。固定在有机包装底物和环氧造型化合物(EMC)的刚性桥梁和富裕的桥梁。系统 - 芯片(SOC)将首先提到。
摘要 - 迄今为止的神经形态计算体系结构遭受了大规模神经处理所需的互连可伸缩性。我们提出了用于分层地址事件路由(多播 - 示威者)的高性能和低空的多播网络(NOC)体系结构,适用于适用于大规模重新确定的神经形态系统。此效率NOC体系结构的每个构建块由几个多铸高级高性能总线(MAHB)组成,并并行运行,用于高带宽核心间尖峰事件传输。此用于可扩展事件路由的体系结构可以帮助实施分布在神经形态处理核心内的脑尺度稀疏神经网络连接,具有典型的局部密集和全球稀疏神经元连接性的网络约束。使用Xilinx virtex ultrascale vu37p fpga进行演示,我们显示了8×8网格的MAHB在512MHz时钟以512MHz时钟的表现和2级核心间通信,最高带宽的最高带宽为420m,每秒每秒每秒128K Neuron Node node in horierarchy中的每秒。这个峰值绝对带宽支持在所有突触后目的地的最差情况下,在最差的情况下,以次数潜伏期为单位的峰值事件注册。索引术语 - 非形态计算,芯片上的多播网络,高级高性能总线(AHB),地址 - 事件代表(AER),可伸缩AER