XiaoMi-AI文件搜索系统
World File Search SystemVivado
针对基于 FPGA 的设计的周期精确软错误漏洞分析框架
摘要 — 许多航空航天和汽车应用在其设计中使用 FPGA，因为它们具有低功耗和可重构性要求。同时，此类应用对系统可靠性也提出了很高的标准，这使得基于 FPGA 的设计的早期可靠性分析变得非常关键。在本文中，我们提出了一个框架，可以快速准确地对基于小型 FPGA 的设计进行软错误漏洞的早期分析。我们的框架首先从 FPGA 设计中提取综合后网表。然后，它使用我们提出的接口软件将位翻转配置故障插入到设计网表中。之后，它将网表的黄金副本和故障副本无缝地输入到开源模拟器 Verilator 中，以进行周期精确仿真。最后，它生成原始设计的漏洞得分直方图以指导可靠性分析。实验结果表明，在 ITC'99 基准上分析注入的位翻转故障时，我们的框架比具有周期级精度的 Xilinx Vivado 故障模拟运行速度快 53 倍。索引词——FPGA、可靠性、CAD 框架、软错误。
博士阿拉克·马宗德
编程语言：VERILOG、VHDL 逻辑模拟器（前端）：XILINX VIVADO 电路模拟器（后端）：VIRTUOSO WITH SPECTRE（Cadence）CUSTOM COMPILOR HSPICE（Synopsys）PYXIS WITH ELDO（Mentor Graphics）布局分析仪（后端）：使用 ASSURA 的 DRC/LVS 和使用 QUANTUS 的 RCX（Cadence）使用 IC VALIDATOR 和 HERCULES 的 DRC/LVS/RCX（Synopsys）使用 CALIBRE 的 DRC/LVS/RCX（Mentor Graphics）专业服务：期刊审稿人：INTEGRATION、THE VLSI JOURNAL、ELSEVIER IEEE TRANSACTIONS ON CAD（TCAD）IEEE TRANSACTIONS ON NANOTECHNOLOGY IEEE CONSUMER ELECTRONICS MAGAZINE MICROELECTRONICS JOURNAL， ELSEVIER JCSC、世界科学国际。 J. ELECTRONICS，TAYLOR & FRANCIS 印度纯物理与应用物理杂志 低功耗电子杂志，ASP JMSTE，欧亚半导体科学与技术，IOP 应用计算与信息学，ELSEVIER 会议组织者/审阅者： IFSA MicDAT – 2018，西班牙巴塞罗那 IEEE ICEECCOT-2018，印度迈苏鲁 IEEE INDICON – 2018，印度 IIT ROORKEE IEEE ICCE – 2018，美国拉斯维加斯 IEEE iNIS/iSES-2016/17/18，印度海得拉巴 IEEE CICT-2017，印度瓜廖尔 IEEE IESC – 2017，印度西隆 IEEE ICEECCOT-2017，印度迈苏鲁 IEEE ICECS – 2016，法国摩纳哥 IEEE MWSCAS-2016，阿联酋阿布扎比 IEEE RAECS-2015，印度昌迪加尔 SPRINGER IC3T-2015，海得拉巴 IEEE ICIIC-2015，印度浦那 IEEE ICACCE-2015，印度德拉敦 会员资格：