XiaoMi-AI文件搜索系统
World File Search SystemXNOR
利用对称布尔函数格实现异或/同或门的方法
目前 CMOS 的行业标准 XOR 和 XNOR 门分别由 12 个和 10 个晶体管组成。由于 XOR/XNOR 在许多功能模块中被广泛使用，因此可以降低晶体管数量以产生低功耗电路。作为一种解决方案，提出了一种利用对称布尔函数的特殊性质实现低晶体管数量 XOR/XNOR 门的方法。此特性表明，使用特殊的晶格结构电路可以用更少的晶体管实现此类功能的电路。对原始晶格结构进行了修改，以符合当前 CMOS 技术要求。最终电路需要八个晶体管用于 XOR/XNOR，并在上推和下拉网络中混合使用 NMOS 和 PMOS。模拟表明，XOR/XNOR 的预期逻辑功能已实现。然而，实际电压摆幅的读数表明，当 NMOS 和 PMOS 分别作为下拉或上推网络时，输出要么高于地 0.3 V，要么低于 VDD。如果只有 NMOS 处于上推状态或只有 PMOS 处于下拉状态，则可观察到 0.4 V 的更大电压损失。作为一项初步工作，功能逻辑级别的实现保证了未来开展更多工作以改善输出电压摆幅的损失。
探索电源电压和温度
摘要。本文深入研究了在XOR-XNOR细胞中应用的常规和非常规设计方法。这些单元在各种算术逻辑电路中起着至关重要的作用，在低压和功率水平下运行的VLSI设计中具有很大的计算能力。本文研究了与常规和非规定设计策略相关的困难。此外，它对当前文献中有关电路设计参数的不同XOR/XNOR单元进行了相对评估。这项研究的结果表明，低技术节点中碳纳米管现场效应晶体管（CNTFET）技术的采用显着降低了电路延迟，而浮动栅极金属氧化物半导体（FGMOS）技术在电路电力效率方面显示出卓越的解释。讨论还涵盖了FinFET技术在创建XOR/XNOR细胞中的利用。本文评估了这些XOR/XNOR细胞的电压和温度弹性。使用22nm技术节点的HSPICE工具进行了分析。基于FGMO的XOR/XNOR细胞表明，对电压和温度波动的弹性最高。采用非常规技术遇到的主要挑战涉及缺乏适当的仿真模型和复杂的制造过程。这些挑战特别阻碍了这些开拓性方法的进步和采用。
具有高效金字塔加法器结构的 Braun 乘法器的算术应用实现
tmohanrao2020@gmail.com 摘要：乘法器在信号处理和基于 VLSI 的环境应用中起着关键作用，因为与其他设备相比，它消耗更多的功耗和面积。在实时应用中，功率和面积是重要参数。乘法器是必不可少的组件，因为与任何其他元件相比，它占用较大的面积并消耗更多的功耗。我们有很多加法器来设计乘法器。在本文中，使用金字塔加法器，它使用半加器和全加器来提高速度并减少乘法器中使用的门数量，但延迟并没有显着减少。如果我们用 XNOR 和 MUX 代替普通的半加器和全加器来修改金字塔加法器，那么与普通的 16 位加法器相比，这种金字塔加法器使用的门更少，延迟也更少。金字塔加法器中 XNOR 和 MUX 的使用减少了延迟，因为 MUX 功能仅在输入中选择输出。使用这种金字塔加法器可以大大减少乘法器延迟。关键词：MUX，FPGA，DSP，加法器，2.1块，2.2块
基于 Quine-McCluskey 的从可逆量子电路生成最佳组合逻辑电路的方法
专为量子计算机设计的算法已经开发出来。在量子电路中，使用 Feynman、Toffoli 和 Fredkin 门代替组合逻辑门中的传统输入，例如 AND、OR、NAND、NOR、XOR 和 XNOR。将量子电路转换为组合逻辑电路或反之亦然的能力至关重要。本论文研究（或论文）旨在展示从可逆量子电路派生组合逻辑电路的过程。为此，利用 Quine-McCluskey 技术以及从量子电路生成的状态表来获得最佳逻辑表达式，作为构建组合逻辑电路的基础。在 MATLAB Simulink 环境中实现了由此得到的组合逻辑电路，并获得了状态表。对从量子电路和组合电路派生的状态表进行了比较，获得了成功的结果。
高速门级同步全加器设计
摘要：加法是数字计算机系统的基础。本文介绍了三种基于标准单元库元素的新型门级全加器设计：一种设计涉及 XNOR 和多路复用器门 (XNM)，另一种设计利用 XNOR、AND、反相器、多路复用器和复合门 (XNAIMC)，第三种设计结合了 XOR、AND 和复合门 (XAC)。已与许多其他现有的门级全加器实现进行了比较。基于对 32 位进位纹波加法器实现的广泛模拟；针对高速（低 V t ）65nm STMicroelectronics CMOS 工艺的三个工艺、电压和温度 (PVT) 角，发现基于 XAC 的全加器与所有门级同类产品相比都具有延迟效率，甚至与库中可用的全加器单元相比也是如此。发现基于 XNM 的全加器具有面积效率，而基于 XNAIMC 的全加器在速度和面积方面与其他两种加法器相比略有折衷。I. 简介二进制全加器通常位于微处理器和数字信号处理器数据路径的关键路径中，因为它们是几乎所有算术运算的基础。它是用于许多基本运算（如乘法、除法和缓存或内存访问的地址计算）的核心模块，通常存在于算术逻辑单元和浮点单元中。因此，它们的速度优化对于高性能应用具有巨大的潜力。1 位全加器模块基本上由三个输入位（例如 a、b 和 cin）组成并产生两个输出（例如 sum 和 cout），其中' sum'指两个输入位'a'和'b'的总和，cin 是从前一级到这一级的进位输入。此阶段的溢出进位输出标记为“ cout ”。文献 [1] – [10] 中提出了许多用于全加器功能的高效全定制晶体管级解决方案，优化了速度、功率和面积等部分或所有设计指标。在本文中，我们的主要重点是使用标准单元库 [11] 中现成的现成组件实现高性能全加器功能。因此，我们的方法是半定制的，而不是全定制的。本文主要关注逻辑级全加器的新颖设计，并从性能和面积角度重点介绍了与许多其他现有门级解决方案的比较。从这项工作中得出的推论可用于进一步改进晶体管级的全加器设计。除此之外，本文还旨在提供教学价值的附加值。本文的其余部分组织如下。第 2 节介绍了 1 位二进制全加器的各种现有门级实现。第 3 节提到了三种新提出的全加器设计。第 4 节详细介绍了模拟机制和获得的结果。最后，我们在下一节中总结。
基于自旋轨道扭矩的交叉阵列用于抗错误二进制卷积神经网络
摘要 — 卷积神经网络 (CNN) 是最重要的深度神经网络 (DNN) 类别之一，有助于解决许多与图像识别和计算机视觉相关的任务。它们使用传统 CMOS 技术和数字设计技术的传统实现仍然被认为非常耗能。浮点 CNN 主要依赖于 MAC（乘法和累加）运算。最近，基于 XNOR 和位计数运算的经济高效的 Bite-wise CNN 已被视为可能的硬件实现候选。然而，由于内存和计算核心之间密集的数据提取导致的冯诺依曼瓶颈限制了它们在硬件上的可扩展性。XNOR-BITCOUNT 操作可以通过在忆阻交叉开关阵列上执行的内存计算 (IMC) 范例轻松实现。在新兴的忆阻设备中，自旋轨道扭矩磁随机存取存储器 (SOT-MRAM) 提供了具有更高导通电阻的可能性，从而可以降低读取电流，因为所有交叉开关阵列都是并行读取的。这有助于进一步降低能耗，为更大的交叉开关设计铺平道路。本研究提出了一种基于 SOT-MRAM 的交叉开关架构，能耗极低；我们研究了工艺变异性对突触权重的影响，并对整个交叉开关阵列进行了蒙特卡罗模拟，以评估错误率。模拟结果表明，与其他忆阻解决方案相比，此实现的能耗较低，每次读取操作的能耗为 65.89 fJ。该设计对工艺变化也具有很强的鲁棒性，读取误差极低，最高可达 10%。