摘要 —ALIGN(“从网表智能生成的模拟布局”)是一种用于模拟电路的开源自动布局生成流程。ALIGN 将输入的 SPICE 网表转换为特定于给定技术的输出 GDSII 布局,由一组设计规则指定。该流程首先自动检测电路网表中的层次结构,并将布局综合转换为层次化模块组装问题。在最低级别,使用设计规则的抽象生成参数化单元;然后在几何和电气约束下组装这些模块以构建电路布局。ALIGN 已被用于为多种模拟电路系列生成布局:低频模拟模块、有线电路、无线电路和电力输送电路。
和稳健性、功率和能量、速度。隔离反相器:不同的反相器实现、MOSFET 作为开关、CMOS 反相器、CMOS 反相器的静态和动态行为、性能指标、设计视角:反相器链分析和缩放影响。组合电路:涉及静态 CMOS 设计、比率逻辑设计、传输晶体管设计和动态逻辑设计的设计指南和权衡。顺序电路设计:静态时序分析 (STA),双稳态电路:静态和动态锁存器和寄存器、流水线和非双稳态顺序电路。基于阵列的逻辑设计:现场可编程门阵列 (FPGA)。CMOS 存储器设计:存储器层次结构和组织、外围电路、静态随机存取存储器 (SRAM) 设计、动态 RAM (DRAM) 设计。向上移动层次结构:系统级设计、数据路径和寄存器传输操作。硬件描述语言 (HDL) 简介。寄存器传输级 (RTL) 到 GDSII 流程(行业专家讲座)。
摘要 - 一组复杂的电子设计自动化(EDA)工具以增强互操作性的集成是电路设计师的关键问题。大型语言模型(LLMS)的最新进步展示了它们在自然语言处理和理解中的出色功能,提供了一种新颖的方法来与EDA工具接口。本研究文章介绍了Chateda,Chateda是由LLM授权的EDA的自主代理,由LLM授权,并由EDA工具作为执行者提供补充。Chateda通过有效管理任务分解,脚本生成和任务执行来简化从寄存器转移级别(RTL)到图形数据系统II(GDSII)的设计流。通过全面的实验评估,Chateda证明了其在处理多种需求方面的培养基,我们的精心调整自动模型与GPT-4和其他类似LLM相比表现出了出色的性能。
该模块将使学生深入了解电路和系统的超大规模集成 (VLSI)。该模块的最终目标是让学生掌握足够的知识,能够将大型数字电路的功能描述(硬件描述语言 (HDL) 级别)转换为物理布局描述(通常使用 GDSII 格式),适合在代工厂进行制造(流片)。该模块的结构分为两部分。VLSI 电路组件每周分配两次讲座,涵盖设备物理特性,重点关注非理想晶体管行为、电路和线路延迟模型、VLSI 电路复杂性的数学模型和产量估算。VLSI 系统组件每周分配一次讲座,涵盖用于实现电子设计自动化 (EDA) 流程的复杂软件工具链中使用的算法和数据格式。这两个实验室都基于 VLSI 系统讲座。
摘要 本文介绍了几种压控振荡器的物理实现和测量结果,这些振荡器采用全自动、布局和可变性感知的优化方法设计而成。该方法使用基于机器学习技术的高精度模型来表征电感器,并使用多目标优化算法来实现包含最佳电路设计的帕累托最优前沿,这些电路设计可提供不同的性能权衡。所提出方法的最终结果是一组设计解决方案(其 GDSII 描述可用且可随时制造),无需设计师进一步干预。所提出方法的两个关键要素是使用与现成模拟器和电感器模型链接的优化算法,它们可产生类似 EM 的精度,但评估时间要短得多。此外,该方法保证了对布局寄生和可变性的高水平稳健性,与专家设计师使用其可用的验证工具实现的一样。该方法独立于技术,可用于射频电路的设计。结果已通过物理原型上的实验测量进行验证。
• 为开发具有“GAAFET”结构的集成电路而“专门设计”的“ECAD”“软件”不属于 ECCN 3D006 的范围,如果此类软件未经修改便用于开发以下集成电路:(1) 不具有 GAAFET 结构;(2) 处于“生产”状态;并且 (3) 仅因反恐原因而受管制或属于 EAR99 物品。请参阅:EAR 第 772.1 节“专门设计”定义的第 (b)(3) 段。 • 为开发具有“GAAFET”结构的集成电路而“专门设计”的“ECAD”“软件”不属于 ECCN 3D006 的范围,如果 (1) 该软件未经任何修改而开发时“知道”它将用于开发不具有 GAAFET 结构的集成电路,而这些集成电路仅因反恐原因而受管制或属于 EAR99;并且 (2) 有与软件开发同时期的文件,这些文件全部支持该设计意图。请参阅:EAR 第 772.1 节中“专门设计”定义的第 (b)(4) 款。• 符合 ECCN 3D006 开头定义的 ECAD 软件还必须满足管制物项清单第 (a) 或 (b) 款规定的标准。这些段落指的是业界称为布局布线的 EDA 软件,以及“RTL”到“GDSII”数字设计流程中的 RTL 综合软件。