免责声明 Navitas Semiconductor (Navitas) 保留随时自行修改本文所述产品和/或规格的权利。本文件中的所有信息,包括产品功能和性能的描述,如有更改,恕不另行通知。所述产品的性能规格和操作参数是在独立状态下确定的,不保证安装在客户产品中时的性能相同。本文所含信息不提供任何明示或暗示的陈述或保证。本文件仅作为指南提供,并不传达 Navitas 或任何第三方知识产权下的任何许可。Navitas 的产品不适用于涉及极端环境条件或生命支持系统的应用。条款和条件。Navitas、GaNFast、GaNSense、GeneSiC 和 Navitas 徽标是 Navitas Semiconductor 及其子公司的商标或注册商标。所有其他品牌、产品名称和标记都是或可能是用于识别其各自所有者的产品或服务的商标或注册商标。版权所有 ©2023 Navitas Semiconductor。保留所有权利。联系方式:info@navitassemi.com
摘要—本文报告了一项综合研究,该研究优化了使用镍、钛和钼接触金属制成的 3.3 kV 结势垒肖特基 (JBS) 二极管的 OFF 和 ON 状态特性。在此设计中,使用与优化终端区域相同的植入物来形成 JBS 有源区域中的 P 区。P 区的宽度和间距各不相同,以优化器件的 ON 和 OFF 状态。所有测试的二极管均显示出高阻断电压和理想的开启特性,最高额定电流为 2 A。然而,发现漏电流和肖特基势垒高度 (SBH) 与肖特基与 p + 区域的比例成比例。没有 p + 区域的全肖特基和具有非常宽肖特基区域的肖特基具有最低的 SBH(Ni 为 1.61 eV、Mo 为 1.11 eV、Ti 为 0.87 eV)和最高的漏电流。肖特基开口最小(2μm)的二极管具有最低的关断状态漏电,但它们受到周围 p + 区域的严重挤压,从而增加了 SBH。性能最佳的 JBS 二极管是间距最窄的 Ni 和 Mo 器件,p + 植入物/肖特基区域均为 2μm 宽。这些器件提供了最佳的平衡器件设计,具有出色的关断状态性能,而肖特基比保证了相对较低的正向压降。
• BESS 使用隔离拓扑(例如双有源桥 (DAB) 后接有源前端转换器 (AFEC))集成到 MV 电网(2.3 kV、4.16 kV 或 13.8 kV) • 与两级拓扑相比,3 级中性点钳位拓扑既降低了滤波器要求,又降低了 SiC MOSFET 两端的电压应力 • 根据电网电压,可以串联 SiC 3.3 kV MOSFET 二极管器件
2023 年 3 月 6 日——波多黎各电力管理局。电气系统运营部。 115 kV - 230 kV 输电线路。
• UniGear ZS1 是 ABB 主线全球开关设备,最高电压可达 24 kV、4000 A、50 kA,并在六大洲的您身边生产 • 在 100 多个国家/地区生产和安装了超过 300,000 块面板 • 每个 UniGear ZS1 面板由一个单元组成,该单元可配备断路器、接触器或开关切断器,以及常规开关设备可用的所有附件 • 经批准可用于特殊应用,如海洋、地震、核能,并按照 IEC、GB/DL、GOST 和 CSA 标准进行型式试验 • 单元可以直接与 UniGear 系列的其他产品耦合在一起 • 开关设备不需要后部进行安装或维护,所有操作都从前面进行
可靠运行所需的所有基本功能 驱动器采用新一代级联 H 桥技术,与驱动器的设计相结合,在紧凑的设计中提供卓越的谐波缓解效果。其他内置功能(如断电穿越)可确保可靠、无故障运行,以及对弱网络性能的高稳健性。IP42、冗余冷却风扇和先进的预防性警告系统等功能即使在恶劣的工业环境中也能确保最高的可靠性。插入式现场总线适配器模块可与所有主要自动化系统连接,集成的远程监控设备可实现状态监控服务并保护驱动器的远程访问。其他选项(如手动旁路)为 ACS580MV 目标行业和应用提供了高质量的适用功能。驱动器和所有选项均标配涂层板,提高了在恶劣周围条件下的耐用性。
Fieldstown 110 kV 变电站 Energia Renewables 计划在都柏林郡 Fieldstown 镇建造一个新的 110 kV 输电变电站,以促进将当地太阳能开发项目的可再生能源输送到国家电网。将铺设一条 12.5 公里长的地下电缆,将 Fieldstown 110 kV 变电站连接到国家电网。拟建的 Fieldstown 110 kV 变电站将帮助爱尔兰实现其 2030 年气候行动目标。
5 加州议会第 398 号法案,https://leginfo.legislature.ca.gov/faces/billTextClient.xhtml?bill_id=201720180AB398。
E3 245 2:1 八月 处理器系统设计 E3 258 2:1 一月 物联网设计 E3 271 1:2 一月 纳米级电路与系统的可靠性 E3 272 3:0 一月 先进的 ESD 器件、电路和设计方法 E3 274 1:2 一月 功率半导体器件的设计 E3 275 2:1 一月 晶体管的物理与设计 E3 276 2:1 一月 先进微传感器与器件的工艺技术与系统工程 E3 282 3:0 八月 半导体器件与技术基础 E3 290 2:1 一月 生物与医学微加工技术与工艺
本文介绍了一种创新的推理时间方法“密钥形式”,以减轻与KV高速缓存大小相关的挑战。密钥形式利用了以下观察结果,即生成推断中大约90%的注意力重点集中在特定的令牌子集上,称为“键”代币。密钥形式仅通过使用新颖的分数函数识别这些关键令牌来保留KV缓存中的密钥令牌。这种方法降低了KV缓存大小和内存带宽的使用情况,而不会损害模型精度。我们在三个基础模型中评估了KeyFormer的性能:使用各种位置嵌入算法的GPT-J,Cerebras-GPT和MPT。我们的评估使用各种任务,重点是摘要和涉及扩展上下文的对话任务。我们表明,密钥形式可将推理潜伏期降低2.1倍,并将令牌生成吞吐量提高2.4倍,同时保持模型的准确性。