@@ -295,6 +314,12 @@ MX8MM_IOMUXC_SAI1_TXD5_SAI1_TX_DATA5 0xd6 MX8MM_IOMUXC_SAI1_TXD6_SAI1_TX_DATA6 0xd6 MX8MM_IOMUXC_SAI1_TXD7_SAI1_TX_DATA7 0xd6 +MX8MM_IOMUXC_SAI1_RXFS_SAI1_RX_SYNC 0xd6 +MX8MM_IOMUXC_SAI1_RXC_SAI1_RX_BCLK 0xd6 +MX8MM_IOMUXC_SAI1_RXD0_SAI1_RX_DATA0 0xd6 +mx8mm_iomuxc_sai1_rxd1_sai1_rx_data1 0xd6 +mx8mm_iomuxc_sai1_rxd2_sai1_rx_rx_rx_data2 0xd6 +mx8mm_iomuxc_sai1_rxd3_sai_rxd3_sai1_sai1_rxd66 abe }; @@ -868,15 +899,15 @@分配clocks = <&clk imx8mm_clk_sai1_src>,<&clk imx8mm_clk_sai1_div>;分配的clock-parents = <&clk imx8mm_audio_pll1_out>; - 分配clock-rates = <0>,<49152000>; +分配的clock-rates = <0>,<24576000>;时钟= <&clk imx8mm_clk_sai1_ipg>,<&clk imx8mm_clk_dummy>,<&clk imx8mm_clk_sai1_root>,<&clk imx8mm_clk_dummy> imx8mm_audio_pll2_out>;时钟名称=“ BUS”,“ MCLK0”,“ MCLK1”,“ MCLK2”,“ MCLK3”,“ PLL8K”,“ PLL11K”; -FSL,Sai-Multi-Lane; -FSL,DATALINE,DSD = <0 0xff 0xff 2 0xff 0x11>; -DMA = <&SDMA2 0 26 0>,<&sdma2 1 26 0>; + // fsl,sai-multi-lane; + // fsl,dataline,dsd = <0 0xff 0xff 2 0xff 0x11>; + // dmas = <&sdma2 0 26 0>,<&sdma2 1 26 0>;状态=“好”; };