XiaoMi-AI文件搜索系统
World File Search Systemrtl
Byte Jan 1995 - 经典苹果
BYTE（ISSN 0360·5280）0；在新罕布什尔州和其他国际邮局出版。邮资已付，邮编为 Wlnnipeg。MaMoba。加拿大邮政国际公共邮件产品销售协议编号 246492。GST 的 Aog\st oro d McGraw-HUI, Inc.。GST U 123075673。印于美国国情咨文。邮政信箱：发送地址更改并填写！quoSbOns 10 BYTE 订阅。P.0。Box 552。Hi\;hlSI._.. NJ 06520。
无人机保护事业
AGL 高于地面 AOI 感兴趣区域 ARF 即将起飞 ATC 空中交通管制 BEC 电池消除电路 B-VLOS 超视距 CAA 民航局 CHDK Canon Hack 开发套件 CMOS 互补金属氧化物半导体 CW 顺时针 CCW 逆时针 DSM 数字表面模型 DJI 大疆创新 ESC 电子速度控制器 FL 飞行高度 FLIR 前视红外雷达 FPV 第一人称视角 GIS 地理信息系统 GPS 全球定位系统 GNSS 全球导航卫星系统 IATA 国际航空运输协会 ICAO 国际民用航空组织 KAP 风筝航空摄影 LiDAR 光检测和测距 LiPo 锂聚合物 LRS 远程系统 MP 百万像素 NATS 国家空中交通服务 NDVI 归一化差异植被指数 NGO 非政府组织 NOTAM 飞行员通知 OPTO 光隔离器 OSD 屏幕显示 PfAW 空中作业许可 PNP 即插即用 PPK后处理运动学 RC 无线电控制 RGB 红色、绿色、蓝色 RPAS 遥控飞机系统 RTF 准备飞行 RTH 返回家园 RTK 实时运动学 RTL 返回发射 SfM-MVS 运动结构多视角立体 TLS 地面激光扫描仪 TOW 起飞重量 UAV 无人驾驶飞行器 UTM 无人驾驶飞机系统交通管理 VFR 目视飞行规则 VLOS 视觉视线
识别 GPU 微架构漏洞的有效方法
摘要 — 图形处理单元 (GPU) 越来越多地被应用于可靠性至关重要的多个领域，例如自动驾驶汽车和自主系统。不幸的是，GPU 设备已被证明具有很高的错误率，而实时安全关键应用程序所施加的限制使得传统的（且昂贵的）基于复制的强化解决方案不足。这项工作提出了一种有效的方法来识别 GPU 模块中的架构易受攻击的位置，即如果损坏则最影响正确指令执行的位置。我们首先通过基于寄存器传输级 (RTL) 故障注入实验的创新方法来识别 GPU 模型的架构漏洞。然后，我们通过对已确定为关键的触发器应用选择性强化来减轻故障影响。我们评估了三种强化策略：三重模块冗余 (TMR)、针对 SET 的三重模块冗余 (∆ TMR) 和双联锁存储单元（骰子触发器）。在考虑功能单元、流水线寄存器和 Warp 调度器控制器的公开 GPU 模型 (FlexGripPlus) 上收集的结果表明，我们的方法可以容忍流水线寄存器中 85% 到 99% 的故障、功能单元中 50% 到 100% 的故障以及 Warp 调度器中高达 10% 的故障，同时降低硬件开销（与传统 TMR 相比，在 58% 到 94% 的范围内）。最后，我们调整了该方法以针对永久性故障执行补充评估，并确定了容易在 GPU 上传播故障影响的关键位置。我们发现，对瞬态故障至关重要的触发器中相当一部分（65% 到 98%）对永久性故障也至关重要。
生成人工智能与虚假信息：最新进展、挑战和
在过去三年中，生成式人工智能技术（例如 DALL-E、ChatGPT）突然从研究论文和公司实验室跃升至包括学童在内的数亿人使用的在线服务。根据皮尤研究中心 (Pew Research) 的数据，仅在美国，2023 年 7 月就有 18% 的成年人使用过 ChatGPT（Park & Gelles-Watnick, 2023）。随着生成式人工智能的流畅性和可负担性逐月提高，其广泛滥用也在不断增加，用于创建价格合理、极具说服力的大规模虚假宣传活动。人工智能生成的虚假信息具有高度破坏性的例子比比皆是，包括利润丰厚的 Facebook 广告 1，试图通过摩尔多瓦亲西方总统的深度伪造视频来影响选民（Gilbert, 2024）。YouTube 还被发现托管带有政治深度伪造视频的广告，这些视频使用了声音模仿（RTL Lëtzebuerg, 2023）。除了视频之外，人工智能生成的图像还被用来传播有关加沙的虚假信息（法国，2023 年；Totth，2023 年）并传播分裂的反移民言论（The Journal，2023 年）。事实核查人员还报告了音频深度伪造，到目前为止，这些音频伪造主要集中在政客的虚假对话和言论上（Demagog，2023 年；Dobreva，2023 年；Bossev，2023 年）。俄罗斯的虚假宣传活动还将生成式人工智能武器化（例如，乌克兰总统呼吁投降的深度伪造视频（Kinsella，2023 年）、人工智能生成的乌克兰总统与妻子的对话（Demagog，2023 年）。目标国家遍及整个欧盟（及其他地区），包括保加利亚（Bossev，2023 年；BNT，2023 年）等高度易受影响的国家，这些国家的公民媒体素养和批判性思维能力较低，并且缺乏对人工智能生成的复杂图像、视频、音频和文本存在的认识。旨在打击帖子和广告中的虚假信息的平台行动迄今为止也未能检测和删除有害的人工智能生成内容。所有主要的社交媒体平台和聊天应用程序都受到了影响。为简洁起见，我们这里仅列举了 Facebook 的一些示例（广告（Gilbert，2024 年）、群组（The Journal，2023 年）、页面（Bossev，2023 年） ))、YouTube (RTL 卢森堡，2023 年)、X (法国，2023 年；Totth，2023 年)、Instagram (法国，2023 年；Totth，2023 年)、TikTok (法新社，美国和法新社德国，2023 年；Marinov，2023 年) 和 Telegram (Starcevic，2023 年；Marinov，2023 年)。人工智能生成的内容（例如，一条声称保加利亚选票被操纵的虚假音频（Dobreva，2023 年））也通过电子邮件发送给媒体和记者，意图欺骗可靠的媒体发布虚假内容。此外，生成式人工智能不仅被用于以低成本创建极具欺骗性的虚假宣传活动，而且其存在和熟练程度还被行为者武器化，他们传播虚假声明，声称真实的图像、视频、政府和主流媒体的音频内容实际上是假的。最近的一个例子是针对特斯拉的一起诉讼案，该公司律师声称伊隆·马斯克的一段视频是深度伪造的（《卫报》和路透社，2023 年）。另一个例子来自保加利亚，试图抹黑政府和“新自由主义”主流媒体的坏人通过
使用 SoCMake 的硬件和软件构建流程
随着电子产品需求的不断增长，新型专用集成电路 (ASIC) 设计的开发周期也越来越短。为了满足这些较短的设计周期，硬件设计人员在设计中应用了 IP 模块的可重用性和模块化原则。带有集成处理器和通用互连的标准片上系统 (SoC) 架构大大减少了设计和验证工作量，并允许跨项目重复使用。然而，这带来了额外的复杂性，因为 ASIC 的验证还包括在集成处理器上执行的软件。为了提高可重用性，硬件 IP 模块通常用更高抽象级别的语言（例如 Chisel、System-RDL）编写。这些模块依靠编译器（类似于软件编译器）来生成 RTL 仿真和实现工具可读的 Verilog 源文件。此外，在系统级，可以使用 C++ 和 SystemC 对 SoC 进行建模和验证，这进一步凸显了软件编译的重要性。这些要求导致需要一个支持典型硬件流程和工具以及 C++、C 和汇编语言的软件编译和交叉编译的构建系统。现有的硬件构建系统被发现存在不足（见 II），特别是对软件编译（即 C++、C 和汇编语言）的支持极少甚至没有。因此，CERN 的微电子部门启动了一个名为 SoCMake [1] 的新构建系统的开发。SoCMake 最初是作为片上系统抗辐射生态系统 (SOCRATES) [14] 的一部分开发的，该系统可自动生成用于高能物理环境的基于 RISC-V 的容错 SoC，后来发展成为用于 SoC 生成的通用开源构建工具。
赖布尔国家技术学院
UNIT-I 布尔代数与逻辑门概述：数字系统和代码、二进制算术、布尔代数、开关函数最小化、德摩根定理、卡诺图方法（最多 4 个变量）、奎因麦克拉斯基方法、不关心条件和多输出开关功能的情况。 UNIT-II 组合电路：NAND / NOR 门、开关函数的实现、半/全加器、半/全减器、串联和并联加法、BCD 加法器、前瞻进位生成器、解码器和编码器、BCD 到 7 段解码器、多路复用器和多路分解器、奇偶校验位生成器和检测器错误检测。 UNIT-III 顺序电路：寄存器和计数器简介：触发器及其转换、激励表、同步和异步计数器以及顺序电路的设计：代码转换器和计数器。模式-k 和除以 K 计数器、计数器应用。UNIT-IV 逻辑系列：RTL、DTL、所有类型的 TTL 电路、ECL、电路、I2 L 和 PMOS、NMOS 和 CMOS 逻辑等的操作和特性。 UNIT-V 存储器和转换器：介绍各种半导体存储器和 ROM 和 PLA 的设计，介绍模拟/数字和数字/模拟转换器及其类型（R-2R 梯形网络和逐次逼近转换器） 教科书名称 1. WH Gothman，“数字电子学” PHI 2. RP Jain：“现代数字电子学”，TMH 参考书名称： 1. RJ Tocci，“数字系统原理与应用” 2. Millman Taub，“脉冲、数字和开关波形” TMH 3. MM Mano：“数字逻辑和计算机设计”，PHI。 4. Floyd：“数字基础”，UBS。 5. B. Somanathan Nair，“数字电子学与逻辑设计”，Prentice-Hall of India
年度报告 - TIMA 实验室 - 格勒诺布尔阿尔卑斯大学
稳健性和可靠性 许多领域在经典的设计约束列表中都具有功能安全性，例如汽车领域的 ISO 26262 标准。我们的工作旨在改进对可靠性的早期评估。环境干扰引起的错误。目标是降低开发和生产成本，能够在设计的早期阶段准确评估软错误和永久错误的潜在功能影响。我们最近提出了一种跨层故障模拟方法来执行关键嵌入式系统的稳健性评估，该方法基于事务级模型 (TLM) 和寄存器传输级 (RTL) 描述中的故障注入，以在模拟时间和模拟高级故障行为的真实性之间进行权衡。该方法的另一个重要特征是考虑全局系统规范，以便区分实际的关键故障和导致对系统行为没有实际影响的故障。该方法已应用于机载案例研究。2021 年，该方法通过迭代流程得到改进，既可以全局减少故障注入持续时间，又可以随着迭代改进 TLM 模型，从而实现在 TLM 和 RTL 级别注入故障的后果之间的良好相关性。2021 年开始的另一项研究旨在更好地评估（和预测）软件工作负载对微控制器和 SoC 等复杂数字组件可靠性的影响。最终，一个目标是定义一组代表性基准，以便在实际应用程序可用之前对关键系统进行可靠性评估。第一步是开发一种基于适用于多种处理器的虚拟平台的多功能分析工具，与 QEMU 的修改版本相对应。该分析流程已应用于 RISC-V 目标和 Mibench 软件，使我们能够更好地了解软件负载对 SoC 容错的影响。我们提出的指标“似然百分比”表明，使用我们的工具进行高级评估可以非常有效地获得有关程序行为的重要信息，与从参考指令集模拟器和硬件架构获得的结果一致。我们还表明，我们的分析工具使我们能够比较多个程序的行为并表现出特定的特征。主要目标是在 SoC 设计领域传输和应用 RAMS 方法和工具。这些数据有助于理解处理器架构将如何用于每个应用程序，从而了解根据软件负载可以预期的容错级别。我们提出了三个假设，这些假设必须通过更多的程序示例、多个硬件平台的使用以及最终在粒子束下的实际测试来证实。在自动质量或安全保证水平评估领域，我们提出了第一种方法，用于自动提取片上系统内有效和故障状态机的过程。通过此方法自动提取的数据是行为建模和 FMEA（故障模式和影响分析）分析的相关输入。该方法基于一种半自动化方法，用于在单粒子翻转 (SEU) 或触发器卡住的假设下系统地提取数字设计的故障模式。此过程旨在增强人为故障分析，并在复杂设备的质量保证过程中为 RAMS（可靠性、可用性、可维护性和安全性）框架提供输入。已经在 I2C - AHB 系统上进行了实验结果，为对整个 SoC [CI3] 进行完整且更复杂的分析奠定了基础。 由于技术规模扩大和晶体管尺寸越来越小并更接近原子尺寸，上一代 CMOS 技术在各种物理参数中呈现出更多的可变性。此外，电路磨损退化会导致额外的时间变化，可能导致时序和功能故障。为了处理此类问题，一种传统方法是在设计时提供更多的安全裕度（也称为保护带）。因此，使用延迟违规监视器成为必须。放置监视器是一项关键任务，因为设计师必须仔细选择最容易老化且可能成为给定设计中潜在故障点的位置。
使用5- ethynyl-2
C. J. Fourie，IEEE，K。Jackman，M。M. Botha，IEEE，S。Razmkhah，P。Febvre，C。L. Ayala，IEEE，IEEE，Q. Q. Q. Q. Q. Q. Q. Q. Q. Q. Q. Q. Q. IEEE , S. Gupta, Senior Member, IEEE , S. Nazarian, Member, IEEE , and M. Pedram, Fellow, IEEE Abstract — The IARPA SuperTools program requires the devel- opment of superconducting electronic design automation (S-EDA) and superconducting technology computer aided design (S-TCAD) tools aimed at enabling the reliable design of complex superconduct- ing digital circuits with数百万的约瑟夫森连接。在Supertools计划中，ColdFlux项目介绍了四个领域的S-EDA和S-TCAD工具研发：（i）RTL合成，体系结构和验证； （ii）模拟设计和布局综合； （iii）物理设计和测试； （iv）设备和过程模拟/仿真和单元库设计。Capabilities include, but are not limited to: device level modeling and simulation of Josephson junctions, modeling and simulation of the superconducting process manufacturing processes, powerful new electrical circuit simulation, parameterized schematic and layout libraries, optimization, com- pact SPICE-like model extraction, timing analysis, behavioral, reg- ister-transfer-level and logic syntheses, clock tree synthesis, place-在存在磁场和捕获通量的情况下，指定和路由，布局 - 式审理的提取，功能验证以及设计的评估。ColdFlux由四大洲的六个研究小组组成。在这里，我们概述了与该项目相关的当前和计划活动的概述，并证明了为允许为百万门巡回赛设计工具开发设计工具的决定性假设和决策。索引术语 - 设计自动化，通量固定，集成的CIRCUIT合成，过程建模，超导综合cir-cir-cir-cirs
约书亚·圣米格尔
耳廓的空间效应对神经形态语音去噪的影响 Ranganath Selagamsetty、Joshua San Miguel 和 Mikko Lipasti IEEE 神经启发计算元素会议 (NICE)，2025 年 3 月，10 页 TaroRTL：使用基于协程的异构任务图调度加速 RTL 模拟 Dian-Lun Lin、Umit Ogras、Joshua San Miguel 和 Tsung-Wei Huang 国际欧洲并行和分布式计算会议 (Euro-Par)，2024 年 8 月，15 页 Carat：为无乘法器 GEMM 解锁值级并行性 Zhewen Pan、Joshua San Miguel 和 Di Wu ACM 国际编程语言和操作系统架构支持会议 (ASPLOS)，2024 年 4 月，17 页 // IEEE Micro Top Picks 2025 荣誉提名 // 杰出文物奖 NvMR：用于间歇计算的非易失性存储器重命名 Abhishek Bhattacharyya、Abhijith Somashekhar 和 Joshua San Miguel ACM/IEEE 国际计算机体系结构研讨会 (ISCA)，2022 年 6 月，13 页，16.8% 接受率 // 最佳论文奖 uBrain：一元脑机接口 Di Wu、Jingjie Li、Zhewen Pan、Younghyun Kim 和 Joshua San Miguel ACM/IEEE 国际计算机体系结构研讨会 (ISCA)，2022 年 6 月，14 页，16.8% 接受率 uSystolic：字节爬行一元脉动阵列 Di Wu 和 Joshua San Miguel IEEE 国际高性能计算机体系结构研讨会 (HPCA)，2022 年 4 月，13 页，30.5% 接受率 保持自己的车道：具有低开销多数据包旁路的 NoC Hossein Farrokhbakht、Paul Gratz、Tushar Krishna、Joshua San Miguel 和 Natalie Enright Jerger IEEE 高性能计算机架构国际研讨会 (HPCA)，2022 年 4 月，14 页，接受率为 30.5% 流式准确度：表征随机计算中的早期终止 Hsuan Hsiao、Joshua San Miguel 和 Jason Anderson 亚洲和南太平洋设计自动化会议 (ASP-DAC)，2022 年 1 月，6 页，接受率为 36.5%
数字信号处理器的快速 ASIC 设计
专用集成电路 (ASIC) 信号处理器对于实现现代应用的高性能和低功耗要求必不可少，但较长的开发时间是导致其采用率下降的一个障碍。其开发时间的很大一部分用于架构的设计和验证，其余部分则用于后端 ASIC 流程工作和芯片测试。敏捷硬件原则借鉴了类似的成功软件方法，以前应用于通用处理器，为继续开发片上信号处理系统 (SoC) 提供了一种有前途的解决方案。本文提出了一个数字信号处理 SoC 设计框架，该框架与敏捷设计原则相结合，支持快速原型设计和设计用于信号处理应用的 ASIC。首先，第 2 章探讨和分析了应用程序和现有的 ASIC 解决方案，以收集有用的属性和趋势。据此，第 3 章提出了一个通用信号处理 SoC 的模型。接下来，第 4 章介绍了一种新的 Chisel 生成器设计框架。Chisel 是一种用 Scala 编写的 DSL 硬件构造语言，允许在设计硬件时使用高级和函数式编程。该框架将通用处理器与信号处理加速器结合在一起，并提供了许多用于连接、内存映射和编程的库代码。当与敏捷设计流程相结合时，该框架支持 ASIC 的快速开发。加速器执行流信号处理以减轻 CPU 的高吞吐量计算内核负担。随着所需应用程序的处理单元的产生，处理从 CPU 转移到加速器。低速率处理任务在 CPU 上计算，这意味着流片按时进行并产生能够执行整个应用程序的工作芯片。第 5 章和第 6 章在两个独立的芯片上验证了该方法和提出的敏捷设计流程，涵盖两个应用程序和两个流程节点。 ASIC 谱仪 (Splash2) 的 RTL 由一个人在八周内设计完成，展示了 Chisel 快速构建处理元素生成器的强大功能。然后根据物理设计和时间线约束改进这些生成器并调整参数