关于 CMC CMC Microsystems 拥有超过 35 年的提供多项目晶圆服务的经验,涉及一系列技术,包括先进微电子、光子学和 MEMS。CMC 总部位于加拿大,通过提供设计工具、原型设计、增值封装和组装服务以及内部专业知识来降低技术采用的障碍,从而打造出一次成功原型。
摘要 —随着半导体设计和制造工艺的全球化,集成电路制造阶段的缺陷检测需求变得越来越重要,在提高半导体产品的产量方面发挥着重要作用。传统的晶圆图缺陷模式检测方法涉及使用电子显微镜进行手动检查以收集样本图像,然后由专家评估缺陷。这种方法劳动密集且效率低下。因此,迫切需要开发一种能够自动检测缺陷的模型来替代手动操作。在本文中,我们提出了一种方法,该方法首先采用预先训练的 VAE 模型来获取晶圆图的故障分布信息。该信息作为指导,结合原始图像集进行半监督模型训练。在半监督训练期间,我们利用师生网络进行迭代学习。本文提出的模型在基准数据集 WM-811K 晶圆数据集上进行了验证。实验结果表明,与最先进的模型相比,该模型具有更高的分类精度和检测性能,满足了工业应用的要求。与原始架构相比,我们取得了显着的性能提升。索引术语——缺陷检测;半监督学习;无监督学习;变异自动编码器
摘要 本研究介绍了 6 面模塑面板级芯片级封装 (PLCSP) 的设计、材料、工艺、组装和可靠性。重点介绍了在带有多个器件晶圆的大型临时面板上制造 PLCSP 的 RDL(重新分布层)。由于所有印刷电路板 (PCB) 面板都是矩形,因此一些器件晶圆被切成两块或更多块,以便充分利用面板。因此,产量非常高。由于所有工艺/设备都是 PCB 工艺/设备(不是半导体工艺/设备),因此这是一个非常低成本的工艺。制造 RDL 后,将晶圆从 PCB 面板上剥离。然后进行焊球安装,并从带有 RDL 的原始器件晶圆制造 6 面模塑 PLCSP。介绍了 PLCSP 的跌落测试和结果(包括故障分析)。 6 面模塑 PLCSP PCB 组件的热循环由非线性温度和时间相关有限元模拟执行。关键词 扇入封装、再分布层、6 面模塑面板级芯片级封装、切割晶圆和跌落测试。
随着芯片尺寸的缩小,晶圆级封装 (WLP) 正成为一种有吸引力的封装技术,与标准球栅阵列 (BGA) 封装相比具有许多优势。随着各种扇出晶圆级封装 (FOWLP) 设计的进步,这种先进技术已被证明是一种比扇入 WLP 更理想、更有前景的解决方案,因为它具有更大的设计灵活性,具有更多的输入/输出 (I/O) 和更好的热性能。此外,与倒装芯片封装相比,FOWLP 具有更短、更简单的互连,具有卓越的高频性能。eWLB(嵌入式晶圆级 BGA)是一种 FOWLP,可实现需要更小外形尺寸、出色散热和薄型封装轮廓的应用。它还可能发展成各种配置,并基于超过 8 年的大批量生产,具有经过验证的产量和制造经验。本文讨论了 eWLB 在汽车应用中的强大板级可靠性性能方面的最新进展。将回顾一项实验设计 (DOE) 研究,该研究通过实验结果证明了改进的板内温度循环 (TCoB) 性能。我们计划进行多项 DOE 研究,并准备了测试载体,变量包括焊料材料、阻焊层开口/再分布层 (RDL) 设计的铜焊盘尺寸、铜 (Cu) RDL 厚度和凸块下金属化 (UBM) 以及印刷电路板 (PCB) 上的铜焊盘设计 (NSMD、SMD)。通过这些参数研究和 TCoB 可靠性测试,测试载体通过了 1000 次温度循环 (TC)。菊花链测试载体用于在行业标准测试条件下测试 TCoB 可靠性性能。
• 短和长工作距离设计 • 高耦合效率 • 高重复性和稳定性 • 在光栅耦合器锥度处,平面前波与光束近乎准直 • 可以实现超长工作距离 (WD) – 例如高达 >800 μ m • 在 Z 方向(光束传播方向)对垂直方向具有耐受性
10 2020 IEEE 第 70 届电子元件和技术会议 │ 2020 年 6 月 3 日 – 6 月 30 日
在减小移动设备外形尺寸和增加功能集成度方面,晶圆级封装 (WLP) 是一种极具吸引力的封装解决方案,与标准球栅阵列 (BGA) 封装相比具有许多优势。随着各种扇出型 WLP (FOWLP) 的进步,与扇入型 WLP 相比,它是一种更优化、更有前景的解决方案,因为它可以在设计更多输入/输出 (I/O) 数量、多芯片、异构集成和三维 (3D) 系统级封装 (SiP) 方面提供更大的灵活性。嵌入式晶圆级球栅阵列 (eWLB) 是一种扇出型 WLP,可实现需要更小外形尺寸、出色散热和薄型封装轮廓的应用,因为它有可能以经过验证的制造能力和生产良率发展为各种配置。eWLB 是一种关键的先进封装,因为它具有更高的 I/O 密度、工艺灵活性和集成能力。它有助于在一个封装中垂直和水平地集成多个芯片,而无需使用基板。结构设计和材料选择对工艺良率和长期可靠性的影响越来越重要,因此有必要全面研究影响可靠性的关键设计因素。
Peng, L. (2012)。用于集成电路 3-D 堆叠的晶圆级细间距 Cu-Cu 键合。博士论文,南洋理工大学,新加坡。
我们的 A300 FOUP(前开式统一舱)是一种环保晶圆隔离舱,可提供卓越的防污染保护。它专为自动或手动处理 300 毫米晶圆而设计。集成晶圆支架可实现精确的晶圆平面性能和可靠的晶圆访问。可选的坚固 ESD 外壳可在容易产生静电荷累积的应用中为晶圆提供额外的保护。
后减薄是半导体制造中器件制造和先进封装的关键部分。当由于处理困难导致最终晶圆厚度变得非常薄(比如 <100µm)时,载体支撑晶圆减薄就具有吸引力。减薄后处理(沉积、化学机械抛光 [CMP]、键合等)也受益于刚性和热机械稳定的支撑结构。为了实现最终晶圆的非常低的总厚度变化 (TTV),载体晶圆和临时键合材料(通常是粘合剂层)都必须提供足够低的 TTV。载体晶圆还必须具有合适的热膨胀系数 (CTE)。在本文中,我们介绍了一种玻璃载体解决方案和临时键合方法,它们结合起来可实现低 TTV 晶圆减薄。使用直径 150mm 的单晶钽酸锂晶圆进行可行性演示,仅通过晶圆研磨即可减薄 5µm。