XiaoMi-AI文件搜索系统
World File Search System保护带
GS1535 HD-LINX II(TM) 多速率串行数字时钟恢复器
1.在室温和标称电源电压下进行生产测试，使用电源和温度范围的保护带。2.在室温和标称电源电压下进行生产测试，使用相关测试使用电源和温度范围的保护带。3.在室温和标称电源电压下进行生产测试。4.QA 样品测试。5.根据 1、2 或 3 级计算的结果。6.未测试。由设计模拟保证。7.未测试。基于标称部件的特性。8.未测试。根据类似产品的现有设计/特性数据。9.间接测试。
BTI 应力对 FDSOI MOSFET 射频小信号参数的影响
最近，随着无线技术的快速发展，人们对射频操作下纳米级设备的性能和可靠性表征的兴趣日益浓厚。到目前为止，直流可靠性方法被广泛使用，在大多数情况下都需要保护带。然而，随着技术达到缩放极限，设备被推向更高的性能和更严格的保护带。因此，随着可靠性和性能的提高，表征设备老化不仅在传统直流操作方面，而且在动态和高频操作方面也变得越来越重要[1]。BTI 和热载流子注入 (HCI) 是金属氧化物场效应晶体管 (MOSFET) 中的两种主要退化机制。HCI 得到了广泛的研究，其对小信号参数的影响之前已有报道[2]、[3]。从 S 参数表征方面对 HCI 退化的研究使我们能够揭示和监测在传统直流表征方法下看不到的高频参数变化[3]。S 参数表征也有助于理解退化机制和各种应力条件引起的潜在物理扰动效应。然而，据我们所知，目前还没有关于 BTI 对 RF MOSFET 小信号行为影响的报道。为了全面理解和模拟各种应力模式引起的小信号行为，有必要评估晶体管在动态和高频操作下的 BTI 效应。在这项工作中，我们研究了 BTI 应力对全耗尽绝缘体上硅 (FDSOI) MOSFET 小信号参数的影响。
GNN4REL：用于预测电路的图神经网络...
摘要 — 工艺变化和器件老化给电路设计人员带来了巨大的挑战。如果不能准确了解变化对电路路径延迟的影响，就无法正确估计用于防止时序违规的保护带。对于先进技术节点，这个问题更加严重，因为晶体管尺寸达到原子级，既定裕度受到严重限制。因此，传统的最坏情况分析变得不切实际，导致无法容忍的性能开销。相反，工艺变化/老化感知静态时序分析 (STA) 为设计人员提供了准确的统计延迟分布。然后可以有效地估计较小但足够的时序保护带。但是，这种分析成本高昂，因为它需要密集的蒙特卡罗模拟。此外，它需要访问机密的基于物理的老化模型来生成 STA 所需的标准单元库。在这项工作中，我们采用图神经网络 (GNN) 来准确估计工艺变化和器件老化对电路内任何路径延迟的影响。我们提出的 GNN4REL 框架使设计人员能够快速准确地进行可靠性评估，而无需访问晶体管模型、标准单元库甚至 STA；这些组件都通过代工厂的训练整合到 GNN 模型中。具体来说，GNN4REL 是在 FinFET 技术模型上进行训练的，该模型根据工业 14 nm 测量数据进行了校准。通过对 EPFL 和 ITC-99 基准以及 RISC-V 处理器的大量实验，我们成功估计了所有路径的延迟退化（尤其是在几秒内），平均绝对误差低至 0。01 个百分点。
FDSOI 技术中关键路径老化的活动感知预测
摘要 — 现代 CMOS 技术（例如 FDSOI）受到严重老化效应的影响，这种老化效应不仅取决于与纳米级技术相关的物理问题，还取决于电路环境及其运行时活动。因此，很难为关键路径估计建立可靠的先验保护带，通常会导致较大的延迟损失（从而导致性能损失）或过短的工作寿命。在本文中，我们提出了一种使用机器学习技术的方法来获得近关键路径老化的可靠预测。从一组有限的测量和模拟数据开始，我们的框架能够根据物理参数、环境条件和电路活动准确估计关键路径延迟随时间下降的情况。此外，还应用相应的回归模型来获得动态老化感知的操作性能点选择策略。
TI 太空产品 - TI E2E - 德州仪器
Space-EP 器件与标准目录产品相比具有以下优势：• 受控基线，一个晶圆厂、一个装配站点、一套材料。• 优化材料组，包括芯片连接、模塑化合物、引线框架和键合线，全部经过选择以最大程度提高可靠性。• 无高锡（>97% Sn）结构，包括端子（SnAgCu 焊球和 Matte-Sn 电镀）或内部封装组件（芯片凸块或基板电镀）。• 无铜键合线。产品采用倒装芯片安装（无键合线）或使用金键合线。• 额外的装配处理，包括 100% 温度循环或 100% 单程回流模拟代替温度循环。• 在目标温度范围（–55°C 至 +125°C）内进行特性分析。• 在室温和高温下均采用标准参数测试，并带有保护带以确保低温下的数据表限制。• 装配批次验收，包括 X 射线抽样和 CSAM 抽样。• 使用 MIL-PRF-38535 QML Class V 作为基线进行晶圆批次验收。
为 AI 工作负载提供网络弹性数据保护
在当今数据驱动的世界中，AI 不仅仅是一种奢侈品，更是保持竞争力的必需品。但是，随着 AI 深入融入业务运营，它为数据保护带来了独特的挑战。Dell PowerProtect 数据保护直面这些挑战，提供全面的解决方案，确保您的 AI 数据安全无虞，业务运行顺畅。数据保护的迫切需求 根据 Dell Technologies 生成式 AI 脉搏调查，76% 的 IT 领导者认为 AI 将对其组织产生重大甚至变革性的影响 1 。对 AI 的依赖性增加也意味着生成的数据量和价值激增。近 90% 的组织承认 AI 应用程序中需要数据保护，但 65% 的组织仅备份了不到其总 AI 数据的一半 2 。这一差距凸显了从规划阶段到部署阶段对强大数据保护策略的迫切需求。为什么 AI 工作负载需要专门的保护 AI 工作负载与任何其他业务功能一样重要，但极易受到网络威胁。常见风险包括数据中毒、勒索软件、隐私泄露和社会工程。生成式 AI (GenAI) 应用程序（如大型语言模型 (LLM)）的使用引入了新的攻击面，使数据保护比以往任何时候都更加重要。为 AI 工作负载提供全面的数据保护 Dell PowerProtect 数据保护提供了一种现代、简单且有弹性的方法来保护 AI 工作负载。从数据源到 AI 模型，从查询到响应，您的 AI 基础架构的每个组件都将受到保护。
年度报告 - TIMA 实验室 - 格勒诺布尔阿尔卑斯大学
稳健性和可靠性 许多领域在经典的设计约束列表中都具有功能安全性，例如汽车领域的 ISO 26262 标准。我们的工作旨在改进对可靠性的早期评估。环境干扰引起的错误。目标是降低开发和生产成本，能够在设计的早期阶段准确评估软错误和永久错误的潜在功能影响。我们最近提出了一种跨层故障模拟方法来执行关键嵌入式系统的稳健性评估，该方法基于事务级模型 (TLM) 和寄存器传输级 (RTL) 描述中的故障注入，以在模拟时间和模拟高级故障行为的真实性之间进行权衡。该方法的另一个重要特征是考虑全局系统规范，以便区分实际的关键故障和导致对系统行为没有实际影响的故障。该方法已应用于机载案例研究。2021 年，该方法通过迭代流程得到改进，既可以全局减少故障注入持续时间，又可以随着迭代改进 TLM 模型，从而实现在 TLM 和 RTL 级别注入故障的后果之间的良好相关性。2021 年开始的另一项研究旨在更好地评估（和预测）软件工作负载对微控制器和 SoC 等复杂数字组件可靠性的影响。最终，一个目标是定义一组代表性基准，以便在实际应用程序可用之前对关键系统进行可靠性评估。第一步是开发一种基于适用于多种处理器的虚拟平台的多功能分析工具，与 QEMU 的修改版本相对应。该分析流程已应用于 RISC-V 目标和 Mibench 软件，使我们能够更好地了解软件负载对 SoC 容错的影响。我们提出的指标“似然百分比”表明，使用我们的工具进行高级评估可以非常有效地获得有关程序行为的重要信息，与从参考指令集模拟器和硬件架构获得的结果一致。我们还表明，我们的分析工具使我们能够比较多个程序的行为并表现出特定的特征。主要目标是在 SoC 设计领域传输和应用 RAMS 方法和工具。这些数据有助于理解处理器架构将如何用于每个应用程序，从而了解根据软件负载可以预期的容错级别。我们提出了三个假设，这些假设必须通过更多的程序示例、多个硬件平台的使用以及最终在粒子束下的实际测试来证实。在自动质量或安全保证水平评估领域，我们提出了第一种方法，用于自动提取片上系统内有效和故障状态机的过程。通过此方法自动提取的数据是行为建模和 FMEA（故障模式和影响分析）分析的相关输入。该方法基于一种半自动化方法，用于在单粒子翻转 (SEU) 或触发器卡住的假设下系统地提取数字设计的故障模式。此过程旨在增强人为故障分析，并在复杂设备的质量保证过程中为 RAMS（可靠性、可用性、可维护性和安全性）框架提供输入。已经在 I2C - AHB 系统上进行了实验结果，为对整个 SoC [CI3] 进行完整且更复杂的分析奠定了基础。 由于技术规模扩大和晶体管尺寸越来越小并更接近原子尺寸，上一代 CMOS 技术在各种物理参数中呈现出更多的可变性。此外，电路磨损退化会导致额外的时间变化，可能导致时序和功能故障。为了处理此类问题，一种传统方法是在设计时提供更多的安全裕度（也称为保护带）。因此，使用延迟违规监视器成为必须。放置监视器是一项关键任务，因为设计师必须仔细选择最容易老化且可能成为给定设计中潜在故障点的位置。