XiaoMi-AI文件搜索系统
World File Search System信号线
互连信号线传导敏感性的电磁兼容性测试
摘要 本文件提出了解决安全相关仪器和控制 (I&C) 系统中互连信号线上传导电磁干扰 (EMI) 和射频干扰 (RFI) 影响的建议和相关技术基础。橡树岭国家实验室一直致力于协助美国核管理委员会核管理研究办公室制定有关 EMI/RFI 免疫力和电涌耐受能力 (SWC) 的监管指导技术基础。先前的研究工作已就以下方面提供了建议：(1) 电磁兼容性设计和安装实践、(2) 认可 EMI/RFI 和 SWC 测试标准和测试方法、(3) 确定核电站的环境电磁条件，以及 (4) 制定适用于将安装安全相关 I&C 系统的位置的推荐电磁操作范围。当前的研究重点是 I&C 系统对互连信号线上传导 EMI/RFI 的敏感性。在之前关于建立安全相关 I&C 系统中 EMI/RFI 和 SWC 技术基础的研究中，信号线敏感性的覆盖范围被确定为一个未解决的问题。本报告提供的研究结果将用于建立技术基础，以认可美国国防部和欧洲电工标准化委员会针对信号线敏感性的测试标准和测试方法。此外，根据可用的技术信息提出了有关操作范围的建议。
互连信号线传导敏感度的电磁兼容性测试
摘要 本文件介绍了解决安全相关仪器和控制 (I&C) 系统中互连信号线上传导电磁干扰 (EMI) 和射频干扰 (RFI) 影响的建议和相关技术基础。橡树岭国家实验室一直致力于协助美国核管理委员会核管理研究办公室制定有关 EMI/RFI 抗扰度和电涌耐受能力 (SWC) 的监管指南的技术基础。先前的研究工作已就以下方面提出了建议：(1) 电磁兼容性设计和安装实践，(2) EMI/RFI 和 SWC 测试标准和测试方法的认可，(3) 确定核电站的环境电磁条件，以及 (4) 制定适用于将安装安全相关 I&C 系统位置的推荐电磁操作范围。当前的研究重点是 I&C 系统对互连信号线上传导 EMI/RFI 的敏感性。在建立安全相关 I&C 系统中 EMI/RFI 和 SWC 技术基础的先前研究中，信号线敏感度的覆盖范围被确定为一个未解决的问题。本报告提供的研究结果将用于建立技术基础，以批准美国国防部和欧洲电工标准化委员会针对信号线敏感度的测试标准和测试方法。此外，还根据可用的技术信息提出了有关操作范围的建议。
互连信号线传导敏感度的电磁兼容性测试
摘要 本文件介绍了解决安全相关仪器和控制 (I&C) 系统中互连信号线上传导电磁干扰 (EMI) 和射频干扰 (RFI) 影响的建议和相关技术基础。橡树岭国家实验室一直致力于协助美国核管理委员会核管理研究办公室制定有关 EMI/RFI 抗扰度和电涌耐受能力 (SWC) 的监管指南的技术基础。先前的研究工作已就以下方面提出了建议：(1) 电磁兼容性设计和安装实践，(2) EMI/RFI 和 SWC 测试标准和测试方法的认可，(3) 确定核电站的环境电磁条件，以及 (4) 制定适用于将安装安全相关 I&C 系统位置的推荐电磁操作范围。当前的研究重点是 I&C 系统对互连信号线上传导 EMI/RFI 的敏感性。在建立安全相关 I&C 系统中 EMI/RFI 和 SWC 技术基础的先前研究中，信号线敏感度的覆盖范围被确定为一个未解决的问题。本报告提供的研究结果将用于建立技术基础，以批准美国国防部和欧洲电工标准化委员会针对信号线敏感度的测试标准和测试方法。此外，还根据可用的技术信息提出了有关操作范围的建议。
互连信号线传导敏感度的电磁兼容性测试
摘要 本文件介绍了解决安全相关仪器和控制 (I&C) 系统中互连信号线上传导电磁干扰 (EMI) 和射频干扰 (RFI) 影响的建议和相关技术基础。橡树岭国家实验室一直致力于协助美国核管理委员会核管理研究办公室制定有关 EMI/RFI 抗扰度和电涌耐受能力 (SWC) 的监管指南的技术基础。先前的研究工作已就以下方面提出了建议：(1) 电磁兼容性设计和安装实践，(2) EMI/RFI 和 SWC 测试标准和测试方法的认可，(3) 确定核电站的环境电磁条件，以及 (4) 制定适用于将安装安全相关 I&C 系统位置的推荐电磁操作范围。当前的研究重点是 I&C 系统对互连信号线上传导 EMI/RFI 的敏感性。在建立安全相关 I&C 系统中 EMI/RFI 和 SWC 技术基础的先前研究中，信号线敏感度的覆盖范围被确定为一个未解决的问题。本报告提供的研究结果将用于建立技术基础，以批准美国国防部和欧洲电工标准化委员会针对信号线敏感度的测试标准和测试方法。此外，还根据可用的技术信息提出了有关操作范围的建议。
容错计算：基本概念
最低级别，故障与技术有关。金属或多晶硅信号线中的短路或开路等物理缺陷会改变电压、开关时间和其他属性。3 外部干扰也在这个级别起作用，影响信号线、电荷存储和其他属性。在逻辑级别，数字系统由门和存储元件建模，所有信号都表示为二进制值。低级容错策略旨在检测或屏蔽产生错误逻辑值的故障。由于其简单性，“卡住”模型是最广泛使用的逻辑故障模型，假设故障在信号线上表现为固定的逻辑值。更复杂的模型是“桥接”故障，其中信号线之间的耦合导致一条线的逻辑值影响另一条线的值。其他复杂故障会改变门的基本逻辑功能，这在可编程逻辑阵列中经常发生，其中 AND/OR 阵列中连接的存在或不存在会导致在功能中添加或删除蕴涵项。在更高的抽象级别（寄存器、算术逻辑单元、处理器等）故障通常表现为模块行为的变化，由其真值表或状态表表示。在此级别，故障建模通常更抽象，以方便在行为级别进行模拟；因此，通常会牺牲准确性。
容错计算：基本概念
在最低层次上，故障与技术有关。金属或多晶硅信号线的短路或开路等物理缺陷会改变电压、开关时间和其他特性。3 外部干扰也在这个层次上起作用，影响信号线、电荷存储和其他特性。在逻辑层次上，数字系统由门和存储元件建模，所有信号都表示为二进制值。低级容错策略旨在检测或屏蔽产生错误逻辑值的故障。由于其简单性，“卡住”模型是最广泛使用的逻辑故障模型，该模型假设故障在信号线上表现为固定的逻辑值。更复杂的模型是“桥接”故障，其中信号线之间的耦合导致一条线的逻辑值影响另一条线的值。其他复杂故障会改变门的基本逻辑功能，这在可编程逻辑阵列中经常发生，其中 AND/OR 阵列中连接的存在或不存在会导致功能中添加或删除蕴涵项。在更高的抽象级别（寄存器、算术逻辑单元、处理器等）中，故障通常表现为模块行为的变化，由其真值表或状态表表示。在此级别，故障建模通常更抽象，以方便在行为级别进行模拟；因此，通常会牺牲准确性。
容错计算：基本概念
在最低层次上，故障与技术有关。金属或多晶硅信号线的短路或开路等物理缺陷会改变电压、开关时间和其他特性。3 外部干扰也在这个层次上起作用，影响信号线、电荷存储和其他特性。在逻辑层次上，数字系统由门和存储元件建模，所有信号都表示为二进制值。低级容错策略旨在检测或屏蔽产生错误逻辑值的故障。由于其简单性，“卡住”模型是最广泛使用的逻辑故障模型，该模型假设故障在信号线上表现为固定的逻辑值。更复杂的模型是“桥接”故障，其中信号线之间的耦合导致一条线的逻辑值影响另一条线的值。其他复杂故障会改变门的基本逻辑功能，这在可编程逻辑阵列中经常发生，其中 AND/OR 阵列中连接的存在或不存在会导致功能中添加或删除蕴涵项。在更高的抽象级别（寄存器、算术逻辑单元、处理器等）中，故障通常表现为模块行为的变化，由其真值表或状态表表示。在此级别，故障建模通常更抽象，以方便在行为级别进行模拟；因此，通常会牺牲准确性。
容错计算：基本概念
在最低层次上，故障与技术有关。金属或多晶硅信号线的短路或开路等物理缺陷会改变电压、开关时间和其他特性。3 外部干扰也在这个层次上起作用，影响信号线、电荷存储和其他特性。在逻辑层次上，数字系统由门和存储元件建模，所有信号都表示为二进制值。低级容错策略旨在检测或屏蔽产生错误逻辑值的故障。由于其简单性，“卡住”模型是最广泛使用的逻辑故障模型，该模型假设故障在信号线上表现为固定的逻辑值。更复杂的模型是“桥接”故障，其中信号线之间的耦合导致一条线的逻辑值影响另一条线的值。其他复杂故障会改变门的基本逻辑功能，这在可编程逻辑阵列中经常发生，其中 AND/OR 阵列中连接的存在或不存在会导致功能中添加或删除蕴涵项。在更高的抽象级别（寄存器、算术逻辑单元、处理器等）中，故障通常表现为模块行为的变化，由其真值表或状态表表示。在此级别，故障建模通常更抽象，以方便在行为级别进行模拟；因此，通常会牺牲准确性。
容错计算：基本概念
在最低层次上，故障与技术有关。金属或多晶硅信号线的短路或开路等物理缺陷会改变电压、开关时间和其他特性。3 外部干扰也在这个层次上起作用，影响信号线、电荷存储和其他特性。在逻辑层次上，数字系统由门和存储元件建模，所有信号都表示为二进制值。低级容错策略旨在检测或屏蔽产生错误逻辑值的故障。由于其简单性，“卡住”模型是最广泛使用的逻辑故障模型，该模型假设故障在信号线上表现为固定的逻辑值。更复杂的模型是“桥接”故障，其中信号线之间的耦合导致一条线的逻辑值影响另一条线的值。其他复杂故障会改变门的基本逻辑功能，这在可编程逻辑阵列中经常发生，其中 AND/OR 阵列中连接的存在或不存在会导致功能中添加或删除蕴涵项。在更高的抽象级别（寄存器、算术逻辑单元、处理器等）中，故障通常表现为模块行为的变化，由其真值表或状态表表示。在此级别，故障建模通常更抽象，以方便在行为级别进行模拟；因此，通常会牺牲准确性。
工作负荷的时间相关电迁移建模......
摘要 — 电迁移 (EM) 一直被认为是后端互连的可靠性威胁因素。自旋转移力矩磁性 RAM (STT-MRAM) 是一种新兴的非易失性存储器，近年来备受关注。然而，相对较大的工作电流幅度是这项技术的一大挑战，因此，EM 可能是一个潜在的可靠性问题，即使对于这种存储器的信号线也是如此。工作负载感知的 EM 建模需要捕获存储器信号线中随时间变化的电流密度，并能够预测 EM 现象对互连整个生命周期的影响。在这项工作中，我们提出了一些方法，可以在各种实际工作负载下有效地模拟典型 STT-MRAM 阵列中与工作负载相关的 EM 引起的平均故障时间 (MTTF)。这允许执行设计空间探索以共同优化可靠性和其他设计指标。