h) 承包商必须确保交通信号基础设施与架空和地下电缆(包括与运输相关的配电电缆)之间的间隙符合 OTR 和技术要求的要求。如果设计无法满足最低间隙要求,承包商必须获得 OTR 的书面批准才能使用不合规的间隙,这些间隙必须作为交通信号设计报告的一部分提交。
控制系统 电磁场理论 嵌入式系统的微控制器 硬件软件协同设计 模拟和混合信号设计 使用 Verilog 进行高级数字设计 VLSI 信号处理
本文研究了一个联合设计问题,卖方可以设计信号结构,以便代理商学习其价值,以及出售商品的分配和付款规则。在他的开创性工作中,Myerson(1981)展示了如何使用外在信号设计最佳拍卖。我们表明,当卖方还具有设计信号结构的能力时,问题就会变成NP-HARD。我们的主要结果是一种多项式时间近似方案(PTA),用于计算最佳关节设计,最多最多可以在预期收入中乘以𝜖乘积损失。此外,我们表明,在我们的共同设计问题中,卖方可以通过提供部分信息来大大减少代理商的信息租金,从而确保收入至少为所有估值分配的最佳福利的1-1/𝑒。
研究兴趣主要包括基本上在芯片设计领域的应用工程技术。针对复杂芯片设计的研究作品包括超低功率VLSI技术,片上电力电子和控制,超低功率模拟和混合信号设计,微电机械系统(MEMS)设计,实验室芯片和植入设备。在同行评审中发表了几篇研究文章,审查了高影响力期刊和国际会议。撰写了一本关于芯片设计系统的书。ieTe的终身会员,曾是印度IEEE的执行成员。他曾担任一些期刊的编辑委员会成员。评估了瑞士国家科学基金会(SNSF)和瑞士创新局的研究项目。从事几个学术和研发项目,包括与国际组织的合作。学术/研究项目
Date and Time Course Name Subject Code Subject Name BTETC501 Electromagnetic Field Theory BTEXC501 Electromagnetic Field Theory BTEXC501 Analog Circuits BTETC502 Digital Signal Processing BTEXC502 Digital Signal Processing BTEXC502 Control System Engineering BTEXC503 Microelectronics BTETC503 Analog Communication BTEXC504 Digital Signal Processing BTETPE504A Analog Circuits BTEXPE504A Electromagnetic Field Theory BTETPE504B Embedded System Design BTEXPE504B VLSI Design & Technology BTETPE504C Digital System Design BTEXPE504C Electronics in Smart City BTETPE504D Automotive Electronics BTEXPE504D Electronics Measurements and Instruments BTETPE504E Mixed Signal Design BTEXPE504E混合信号设计BTETPE504F电源BTEXPE504F汽车电子设备BTEXC505微控制器及其应用BTETOE505A控制系统BTEXOE505A BTEXOE505A数字系统设计BTEXOE505B BTETOE505C优化技术
摘要 - 随着CMOS技术的发展和电路的复杂性的增长,对模拟/混合信号设计自动化工具的需求正在迅速增加。尽管已经开发了一些工具来应对这一挑战,但是较少考虑了过程,电压和温度(PVT)变化引起的性能降低。本文介绍了PVTsizing,这是PVT-强大模拟电路合成的优化框架。pvtsizing采用信任区域贝叶斯优化(Turbo),用于高质量的初始数据集和参考点。多任务加固学习(RL)用于PVT操作。涡轮和RL均对批量友好,可以并行对设计解决方案进行采样。同时,提出了提高批评的修剪和缩放目标指标,以提高样本效率并降低运行时。此外,该框架自然支持随机不匹配而尺寸。在4个现实世界电路上,带有TSMC 28/180NM工艺,PvtSizing实现1。9× - 8。8×样品效率和1。6× - 9。8×时间效率的提高。索引术语 - Bayesian优化,增强学习,PVT变化,模拟电路合成
摘要 封装研究中心一直在开发下一代系统级封装 (SOP) 技术,该技术将数字、RF 和光学系统集成在一个封装上。SOP 旨在充分利用片上 SOC 集成和封装集成的优势,以最低的成本实现最高的系统性能。微型多功能 SOP 封装高度集成,并制造在类似于晶圆到 IC 概念的大面积基板上。除了新颖的混合信号设计方法外,PRC 的 SOP 研究还旨在开发封装级集成的支持技术,包括超高密度布线、嵌入式无源元件、嵌入式光学互连、晶圆级封装和细间距组装。这些支持技术中的几项最近已集成到使用智能网络通信器 (INC) 测试平台的首次成功的 SOP 技术系统级演示中。本文报告了 PRC 上最新的 INC 和 SOP 测试平台结果,并深入了解了未来融合微系统的 SOP 集成策略。本文的重点是将材料、工艺和结构集成到单个封装基板中以实现系统级封装 (SOP)。
摘要 封装研究中心一直在开发下一代系统级封装 (SOP) 技术,该技术将数字、RF 和光学系统集成在一个封装上。SOP 旨在充分利用片上 SOC 集成和封装集成的优势,以最低的成本实现最高的系统性能。微型多功能 SOP 封装高度集成,并制造在类似于晶圆到 IC 概念的大面积基板上。除了新颖的混合信号设计方法外,PRC 的 SOP 研究还旨在开发封装级集成的支持技术,包括超高密度布线、嵌入式无源元件、嵌入式光学互连、晶圆级封装和细间距组装。这些支持技术中的几项最近已集成到使用智能网络通信器 (INC) 测试平台的首次成功的 SOP 技术系统级演示中。本文报告了 PRC 上最新的 INC 和 SOP 测试平台结果,并深入了解了未来融合微系统的 SOP 集成策略。本文的重点是将材料、工艺和结构集成到单个封装基板中,以实现系统级封装 (SOP)。
摘要 —本文介绍了一种突破性的数字神经形态架构,该架构使用混合信号设计方法创新地集成了脑代码单元 (BCU) 和基本代码单元 (FCU)。利用开源数据集和材料科学的最新进展,我们的研究重点是提高神经形态系统的计算效率、准确性和适应性。我们方法的核心在于协调数字系统的精度和可扩展性与模拟处理的稳健性和能效。通过实验,我们证明了我们的系统在各种指标上的有效性。BCU 的准确度达到 88.0%,功率效率达到 20.0 GOP/s/W,而 FCU 的准确度达到 86.5%,功率效率达到 18.5 GOP/s/W。我们的混合信号设计方法显著改善了延迟和吞吐量,实现了低至 0.75 毫秒的延迟和高达 213 TOP/s 的吞吐量。这些结果牢固地确立了我们的架构在神经形态计算中的潜力,为该领域的未来发展奠定了坚实的基础。我们的研究强调了混合信号神经形态系统的可行性及其在该领域发展中的前景,特别是在需要高效率和适应性的应用中。索引术语 — 神经形态计算、混合信号设计、大脑代码单元、基本代码单元。
摘要:教育理论声称,将学习风格纳入与学习相关的活动可以提高学业成绩。识别学习方式的传统方法主要基于问卷和在线行为分析。这些方法在识别方面是高度主观的,并且不准确。脑电图(EEG)信号具有在学习风格的测量中使用的显着潜力。本研究使用EEG信号设计了一种基于学习的认识模型,通过使用非重叠的滑动窗口,一维时空卷积,多尺度特征提取,全球平均池池,全球平均池和小组投票机制来识别人们的学习风格;该模型被命名为TSMG模型(时间空间 - 群体 - 全球模型)。它解决了处理可变长度的脑电图数据的问题,并且与普遍的方法相比,对学习样式的识别的准确性将近5%,同时将计算成本降低了41.93%。提出的TSMG模型还可以识别其他领域中的可变长度数据。作者还制定了一个包含学习样式处理维度的特征的EEG信号(称为LSEEG数据集)的数据集,该功能可用于测试和比较识别模型。该数据集也有利于脑电图技术的应用和进一步开发以识别人们的学习方式。