摘要 联合通信和无线电传感 (JC&S) 在过去几年中引起了广泛关注。该技术的优势包括降低成本、减小尺寸和功耗。随着 JC&S 系统的进一步发展,它有可能用于下一代蜂窝网络、物联网和即将到来的应用(如工业 4.0),在这些应用中,单个系统能够执行各种各样的功能或任务。该技术的引入将提高系统的性能和安全性。尽管通信和无线电传感使用类似的射频 (RF) 前端,但这两种技术的规格主要在带宽和线性方面有所不同。在本次调查中,对雷达和通信系统的规格进行了详细研究。为了使 RF 前端在雷达和通信模式下有效运行,必须在频率、带宽、增益和线性方面具有可重构性。在本次调查中,我们研究了不同频率、带宽、增益和线性可重构低噪声放大器 (LNA) 和下变频混频器架构。讨论了每种架构的优缺点,并总结了文献中可重构 LNA 和下变频混频器的性能。最后,根据其性能推导出 JC&S 的可能拓扑结构。
Thomas Pany 教授就职于慕尼黑联邦国防军大学 (UniBw M) 的空间系统研究中心 (FZ SPACE),负责领导空间技术与空间应用研究所 (ISTA) 的卫星导航单元 LRT 9.2。他教授的导航课程侧重于 GNSS、传感器融合和航空航天应用。在 LRT 9.2 中,有十几名全职研究人员研究 GNSS 系统和信号设计、GNSS 收发器和高完整性多传感器导航(惯性、激光雷达),并且还在开发模块化无人机 GNSS 测试平台。ISTA 还开发了 MuSNAT GNSS 软件接收器,最近专注于智能手机定位和 GNSS/5G 集成。他拥有格拉茨技术大学 (sub auspiciis) 的博士学位,并在 GNSS 行业工作了七年。他撰写了约 200 篇出版物,其中包括一本专著,并获得了美国导航研究所颁发的五项最佳演讲奖。Thomas Pany 还组织了慕尼黑卫星
• Includes NXP ISO/IEC14443-A and Innovatron ISO/IEC14443-B intellectual property licensing rights • High-performance multi-protocol NFC frontend for transfer speed up to 848 kbit/s • Supports ISO/IEC 14443 type A, MIFARE Classic and ISO/IEC 14443 B modes • Supports MIFARE Classic product encryption by hardware in读/写模式允许基于Mifare Ultralight,具有1 KB内存的Mifare Classic,具有4 KB内存的Mifare Classic,Mifare Desfire EV1,Mifare Desfire ev2和Mifare Plus ICS。• Low-power card detection • Compliance to "EMV contactless protocol specification V2.3.1" on RF level can be achieved • Antenna connection with minimum number of external components • Supported host interfaces: – SPI up to 10 Mbit/s – I 2 C-bus interfaces up to 400 kBd in Fast mode, up to 1000 kBd in Fast mode plus – RS232 Serial UART up to 1228.8 kBd, with voltage levels dependent on pin voltage supply • Separate I 2 C-bus interface for connection of a secure access module (SAM) • FIFO buffer with size of 512 byte for highest transaction performance • Flexible and efficient power saving modes including hard power down, standby and low-power card detection • Cost saving by integrated PLL to derive system clock from 27.12 MHz RF quartz crystal • 3 V to 5.5 V power supply (MFRC63102) 2.5 V to 5.5 V power supply (MFRC63103) • Up to 8 free programmable input/output pins • Typical operating distance in read/write mode for communication to a ISO/IEC 14443 type A and MIFARE Classic card up to 12 cm, depending on the antenna size and tuning The version CLRC63103 offers a more flexible configuration for Low-Power Card detection compared to the clrc63102带有新寄存器LPCD_OPTIONS。此外,CLRC63103为负载协议提供了新的附加设置,这些设置非常适合较小的天线。因此,CLRC63103是新设计的推荐版本。
1 电子与仪器工程系,1 Shri GS 理工学院,印度中央邦印多尔 摘要:本文介绍了采用 CMOS 180nm 技术设计的前端光接收器。完成原理图后,通过 Cadence Virtuoso 工具进行仿真。在本设计中,作者使用的电源为 1.8V,频率范围在 1Hz 至 10GHz 之间,获得了各种参数的结果,例如 20μA 偏置电流、宽高比 W/L、输入共模电压范围在 800mv 和 1.72volts 之间。测量了开环增益等各种参数之间的权衡,并测量了开环增益、相位裕度等参数之间的权衡。获得的总增益为 98 dB。本文报告了模拟结果。索引词:模拟电路、两级运算放大器、宽高比、180nm、光接收器、CADENCE。
摘要:自旋效应的纳米振荡器在当前可用的CMO设备之外有望,并且有可能用于模仿计算神经元系统中神经元的功能。当它们在4-20 GHz范围内振荡时,它们有可能用于构建高速加速的神经硬件平台。然而,由于它们的产出极低的信号水平和高阻抗以及其微波范围的工作频率,因此,当使用CMOS技术实施其状态读出电路时,SHNO是否振荡是否会带来巨大的挑战。本文介绍了第一个CMOS前端读出电路,该电路在180 nm上实施,以shno振荡频率高达4.7 GHz,设法辨别了100 µV的SHNO SHNO幅度,即使对于障碍物的障碍也达到300ω,并且噪声效果高达300ω,并且噪声效果为5.3 db db 300ω。提出了该前端的设计流以及其每个块的架构。对低噪声放大器的研究在设计中的固有困难中加深了深化,满足了SHNOS的特征。
摘要这项工作提出了RX前端结构,该结构用于25 GB/S高速链路的通道均衡。此设计包括两个部分,即线性均衡器和决策反馈均衡器。线性均衡器由可变增益放大器,连续时间线性均衡器和输出缓冲液组成,后者在Nyquist频率周围提供19 dB峰值增益。在缓冲区后将带有投机性水龙头的半率决策反馈均衡器被级联,以消除残留的符号间干扰。电路布局在65 nm CMOS中设计的0.005 mm 2面积,其功率消耗为96 MW,低于1.2 V电源。设计用于均衡FR-4背板通道,其中插入损失在12.5 GHz时达到35 dB。结果表明,接收器信号的电压率和时间边距分别达到10 -12的BER。关键词:RX前端,线性均衡器,决策反馈均衡器,背板渠道,插入损失,BER分类:集成电路
摘要:本文介绍了一种用于检测脑电图 (EEG) 信号的模拟前端 (AFE)。AFE 由四个部分组成,即斩波稳定放大器、纹波抑制电路、基于 RRAM 的低通 FIR 滤波器和 8 位 SAR ADC。这是首次在 EEG AFE 中引入基于 RRAM 的低通 FIR 滤波器,其中利用 RRAM 的生物可信特性高效分析模拟域中的信号。前置放大器采用对称 OTA 结构,在满足增益要求的同时降低了功耗。纹波抑制电路大大改善了噪声特性和失调电压。基于 RRAM 的低通滤波器实现了 40 Hz 的截止频率,适用于 EEG 信号的分析。SAR ADC 采用分段电容器结构,有效降低了电容器开关功耗。芯片原型采用 40 nm CMOS 工艺设计。整体功耗约为13µW,实现超低功耗运行。
Cédric Malaquin 是 Yole aéveloppement (Yole) 的 RF 设备和技术技术与市场分析师,参与技术与市场报告的开发以及定制咨询项目的制作。在加入 Yole 之前,Cédric 在 Soitec 担任工艺集成工程师九年,之后担任电气特性工程师六年。Cédrich 对 FDSOI 和 RFSOI 产品特性做出了重大贡献,并在半导体领域撰写或合作撰写了三项专利和五份国际出版物。Cédric 毕业于法国里尔理工学院,获得微电子和材料科学工程学位。简介关于作者