XiaoMi-AI文件搜索系统
World File Search System功耗
基于 Cortex-M0+ 的起搏器：CMOS 技术基准，实现超低功耗运行
摘要 — 生物技术和微电子技术的不断进步不断推动着有源植入式医疗设备（如起搏器）的小型化和功耗极限。植入式起搏器是电池供电的嵌入式系统，其自主性是延长设备寿命的重要制约因素。然而，起搏器的处理器消耗了大部分电池能量，因为它必须实时分析心脏活动。因此，选择合适的 CMOS 技术来制造处理器是至关重要的一点。在此背景下，本文提出了一种主要估算基于 ARM 的处理器功耗的方法。该方法已应用于意法半导体的三种制造技术。仿真结果表明，在温度为 27°C 的情况下，对于 HCMOS9A (1.2 V)、CMOS065 (1 V) 和 FDSOI (1 V) 技术，Cortex-M0+ 消耗的平均漏电功率分别为 300 nW、136 nW 和 486 nW，有效能量分别为 398 µW/MHz、49.9 µW/MHz 和 20.3 µW/MHz。但是，通过将电源电压降低至 0.8 V，FDSOI 技术可以获得与 CMOS065 类似的漏电功耗。最后，在功耗、面积和价格标准方面，CMOS065 似乎是在功耗、面积和成本方面提供最佳折衷的技术，即使温度升高 10°C 会导致这三种技术的平均漏电功率增加 30% 至 54.5%。
用于深度神经网络分层图像识别的超低功耗图像信号处理器
稿件于 2020 年 8 月 30 日收到；2020 年 11 月 4 日修订；2020 年 11 月 22 日接受。出版日期 2020 年 12 月 14 日；当前版本日期 2021 年 3 月 26 日。本文经副主编 Yusuke Oike 批准。这项工作得到了索尼半导体解决方案公司/索尼电子公司的支持。（通讯作者：Hyochan An。）Hyochan An、Qirui Zhang、Kyojin D. Choo、Shiyu Liu、Bowen Liu、Hengfei Zhong、David Blaauw、Ronald Dreslinski、Hun Seok Kim 和 Dennis Sylvester 就职于密歇根大学电气与计算机工程系，密歇根州安娜堡 48109 美国（电子邮件：hyochan@umich.edu）。Sam Schiferl 就职于亚马逊，华盛顿州西雅图 98109 美国。 Siddharth Venkatesan 就职于亚马逊公司，美国加利福尼亚州圣克拉拉 95054。Tim Wesley 就职于 MemryX 公司，美国密歇根州安娜堡 48105。Jingcheng Wang 和 H. Zhong 就职于苹果公司，美国加利福尼亚州库比蒂诺 95014。Ziyun Li 就职于 Facebook 公司，美国华盛顿州雷德蒙德 98052。Luyao Gong 就职于谷歌公司，美国加利福尼亚州山景城 94043。本文中一个或多个图片的彩色版本可在 https://doi.org/10.1109/JSSC.2020.3041858 上找到。数字对象标识符 10.1109/JSSC.2020.3041858
使用 Arduino 和超低功耗微控制器上的 TensorFlow Lite 进行机器学习
尽管出版商和作者已尽最大努力确保本作品中包含的信息和说明准确无误，但出版商和作者对错误或遗漏不承担任何责任，包括但不限于因使用或依赖本作品而造成的损害的责任。使用本作品中包含的信息和说明的风险由您自行承担。如果本作品包含或描述的任何代码示例或其他技术受开源许可或他人的知识产权约束，您有责任确保您对其的使用符合此类许可和/或权利。
专用于超低功耗应用的无电感多模 RF-CMOS 低噪声放大器
摘要 本文介绍并分析了一种专用于 2.4 GHz 无线传感器网络 (WSN) 应用的多模式低噪声放大器 (LNA) 的设计。所提出的无电感器 LNA 采用 28 nm FDSOI CMOS 技术实现，基于共栅极配置，其中嵌入共源级以提高电路的整体跨导。该 LNA 经过专门设计和优化，可解决三种操作模式。重新配置是通过电流调谐以及切换放大晶体管的背栅极来完成的。所提出的实现方式可使品质因数 (FOM) 在不同操作模式下保持恒定。在低功耗模式下，LNA 仅消耗 350 uW。它实现了 16.8 dB 的电压增益 (G v ) 和 6.6 dB 的噪声系数 (NF)。在中等性能模式下，增益和噪声系数分别提高到 19.4 dB 和 5.4 dB，功耗为 0.9 mW。在高性能模式下，增益最大，为 22.9 dB，噪声系数最小，为 3.6 dB，功耗为 2 mW。输入参考三阶截点 (IIP3) 所表示的线性度恒定，接近 -16 dBm。报道的 LNA 仅占用 0.0015 mm 2 。
自行车钥匙回收：结合功耗分析和信息集解码
摘要。在本文中，我们对Chen等人提出的自行车皮层M4实现进行了单轨攻击。在CHES 2021。自行车是一种键盘塑料机制，是NIST量子后加密标准化过程的候选者。我们通过利用循环函数来攻击，该功能会根据私钥而循环移动数组。Chen等。 实现了此功能的两个版本，一个在C中，一个在汇编中。 我们的攻击使用子跟踪聚类与组合攻击相结合以恢复完整的私钥。 我们在实验中获得了较高的聚类准确性，并提供了处理错误的方法。 我们能够恢复C的所有私钥，而使用我们的技术很难攻击汇编版本，但我们仍然设法将自行车1级安全性从128级降低到65位，以占很大一部分的私钥。Chen等。实现了此功能的两个版本，一个在C中，一个在汇编中。我们的攻击使用子跟踪聚类与组合攻击相结合以恢复完整的私钥。我们在实验中获得了较高的聚类准确性，并提供了处理错误的方法。我们能够恢复C的所有私钥，而使用我们的技术很难攻击汇编版本，但我们仍然设法将自行车1级安全性从128级降低到65位，以占很大一部分的私钥。
性能和功耗：使用 CARAML 对加速器上的 AI 工作负载进行系统评估
摘要 — 机器学习 (ML) 技术的快速发展推动了专用硬件加速器的发展，旨在促进更高效的模型训练。本文介绍了 CARAML 基准测试套件，该套件用于评估在一系列硬件加速器上训练基于 Transformer 的大型语言模型和计算机视觉模型时的性能和能耗，包括 NVIDIA、AMD 和 Graphcore 的系统。CARAML 提供了一个紧凑、自动化、可扩展和可重复的框架，用于评估各种新型硬件架构中 ML 工作负载的性能和能耗。本文详细讨论了 CARAML 的设计和实现，以及一个名为 jpwr 的自定义功率测量工具。索引术语 — 机器学习、能量、NLP、计算机视觉、AI、性能测量、基准、GPU、IPU、加速器
零偏置功率检测器的设计对5G设备中的功耗优化
本文介绍了基于MOSFET晶体管的零偏置功率探测器的设计和表征，该晶体管从ST-Microelectronics中集成了SIGE 55 nm BICMOS技术。电路的工作频带位于（38-55）GHz范围内，致力于优化5G设备中的功耗。使用该技术中可用的三个NMO类别（GP，LP，HPA），目的是根据不同的NMOS类别设计多个检测器，以比较其性能。此外，设计了基于6 LP晶体管的堆栈的检测器，以增加动态范围。与最近的工作相比，HPA检测器的性能非常好，噪声等效功率值（NEP）3.8 PW/√和67 dB的大动态范围。这些检测器的提取的电压灵敏度值在（850-1400）v/w之间显示了与仿真结果的良好协议。
SIGE BICMOS技术中整体硅像素原型的时间分辨率和功耗
摘要：SIGE BICMOS技术可用于生产超快速的低功率硅像素传感器，即使没有内部增益也可以提供最新的时间分辨率。此类传感器的开发需要识别和控制主要因素，这些因素可能会降低正时性能以及传感器时间分辨率对放大功率消耗的依赖性的表征。IHP微电子学中SG13G2技术在SG13G2技术中产生的原型传感器的90 SR源的测量表明，在7μA的放大电流下，在150μpS的放大电流下的时间分辨率为145 ps，功率为150μA。用于校正时间步行的信号时阈值测量的分辨率是影响该原型的时机性能的主要因素。
基于超低功耗实时机器学习的 fNIRS 运动伪影检测
摘要 — 由于迭代矩阵乘法或梯度计算，机器学习模块通常需要大量的处理能力和内存。因此，它们通常不适用于处理能力和内存有限的可穿戴设备。在本研究中，我们提出了一种用于功能性近红外光谱 (fNIRS) 系统的超低功耗、基于实时机器学习的运动伪影检测模块。我们实现了 97.42% 的高分类准确率、38 354 个查找表和 6024 个触发器的低现场可编程门阵列 (FPGA) 资源利用率以及 0.021 W 的动态功耗。这些结果优于传统的 CPU 支持向量机 (SVM) 方法和其他最先进的 SVM 实现。这项研究表明，可以利用基于 FPGA 的 fNIRS 运动伪影分类器，同时满足低功耗和资源限制，这在嵌入式硬件系统中至关重要，同时保持高分类准确率。
适用于自主连接对象的超低功耗宽带 NMOS LC-VCO 设计
摘要 — 本文介绍了一种完全集成的亚阈值 LC 压控振荡器 (VCO)。还提出了一种设计方法来寻找降低功耗的最佳参数。该方法已应用于设计不同频带的振荡器。此外，自适应体偏置技术已用于改善启动约束并允许对 PVT（工艺、电压和温度）变化具有很高的免疫力。利用所提出的方法，在 0.13μm CMOS 中实现了在 5 GHz ISM（工业、科学和医疗）频段工作的 VCO。它在 0.39V 电源电压下仅消耗 468 μW。这使得满足自主连接对象和物联网应用所需的规格成为可能。测得的振荡频率可以从 5.14 GHz 调整到 5.44 GHz。获得的相位噪声在布局后仿真 (PLS) 中约等于 – 112 dBc/Hz，在测量中约等于 -104.5 dBc/Hz。