标题:用于实时信号处理应用的容错 VLSI 架构设计摘要:由于设计复杂性和晶体管密度的增加导致芯片故障率很高,容错在当今的数字设计中变得极为重要。我们已经确定了现有容错方法的主要缺陷,并尽可能地尝试纠正它们。我们修改了传统的动态重构方法,使其适用于实时信号处理应用,并结合了热备用、优雅降级、级联性和 C 可测试性。我们还提出了一些新的静态冗余技术,这些技术在各个方面都优于现有方法,并且具有实际适用性。• 使用 XILINX 中的 verilog HDL 和原理图级与 virtex-6 进行 RTL 设计、仿真和验证• 使用 SYNOPSYS 工具进行设计和验证以及面积和关键路径结果的计算• 使用 CADENCE 工具进行一些面积和延迟计算。
ken-ichi Yamada,Shun Ishibashi,Naohiro Sata,Marcus Conrad,Masafumi Takahashi#
a 土耳其开塞利埃尔吉耶斯大学医学院微生物学系 b 土耳其开塞利埃尔吉耶斯大学疫苗研究、开发和应用中心(ERAGEM) c 土耳其开塞利埃尔吉耶斯大学医学院医学药理学系 d 土耳其开塞利埃尔吉耶斯大学良好临床实践中心(IKUM) e 土耳其开塞利埃尔吉耶斯大学医学院麻醉学和复苏学系 f 土耳其开塞利埃尔吉耶斯大学医学院家庭医学系 g 土耳其开塞利埃尔吉耶斯大学医学院传染病和临床微生物学系 h 土耳其伊斯坦布尔土耳其卫生研究所(TUSEB) i 土耳其耶尔迪兹技术大学生物工程学院化学冶金学院生物工程系 j 土耳其卫生大学内科系安卡拉市医院科学部,安卡拉,土耳其 k 哈塞特佩大学医学院儿科系,儿科传染病系,安卡拉,土耳其
在准备提案时,应考虑到这些因素。为了获得有关任务和当地情况的第一手资料,我们鼓励顾问在提交提案前与国家政府-卡吉阿多南选区发展基金联系,了解他们可能需要的任何信息,并在适当的情况下参加提案前会议。顾问应联系附录“ITC”中列出的官员,安排任何访问或获取有关提案前会议的更多信息。顾问应确保及时通知这些官员访问事宜,以便他们做出适当的安排。