AvTrak 6 Nano 收发器是专为小型水下航行器设计的 AvTrak 6 的变体。它结合了转发器、收发器和遥测链路的功能,可实现智能海底作业。它提供 OEM 和有线外形尺寸,可轻松集成到许多不同的平台中。
SCS3740 是第一款现成的四核 LEON 4FT 3U SpaceVPX SBC,在紧凑的外形尺寸中进行了 SWaP(尺寸、重量和功率)优化 - 重量 550 克,功耗仅为 5 瓦。SCS3740 具有出色的总电离剂量(TID > 100krad(Si))和单粒子效应(150 年 1 次翻转(GEO))辐射性能,可在紧凑的 3U SpaceVPX 外形尺寸中提供高性能处理(高达 1700 DMIPS 和至少 90 Linpack MFLOPS)。它采用了 DDC 的多种 Rad-Hard Sp-COTS TM(太空商用现货)存储器,包括 32GB 纠错 NAND 闪存、128MB SDRAM 和 4MB EEPROM。此外,它还提供许多 I/O 选项,包括 (8) SpaceWire 端口 (200Mb/秒)、(2) UART、(2) CANbus、(2) I 2 C、(1) SPI、GPIO、(1)1553 和以太网。
对于该计划,“小型卫星”一词将用于指代重量不超过 50 公斤的卫星。我们强烈鼓励团队提出符合立方体卫星外形尺寸(1U-12U)的任务,但需要更大外形尺寸的任务也是可以接受的。团队将获得有关其任务所需外形尺寸的指导,以及如何改变任务以适应实际外形尺寸的指导。因此,所提出外形尺寸没有严格限制。如果团队提出立方体卫星任务,则强烈建议设计符合最新的立方体卫星设计规范,截至本文撰写时,该规范为 CDS 14.1。团队还应熟悉 LSP-REQ-317.01 Rev B 中概述的安全要求。其他资源可在 https://www.nasa.gov/content/cubesat-launch-initiative-resources 找到。本公告资助的研究成果预计属于基础性研究,如国防部指令 5230.24 和国防部指令 5230.27 所定义,其对国防部背景下的合同基础研究进行了如下描述:
CNR 150W HF 功率放大器和 CNR 50W V/UHF 功率放大器具有相同的外形尺寸,并安装在一个板上,该板可容纳最多两个 (2) 个这样的放大器并排放置。因此,每 2 个这样的功率放大器单元必须考虑一个 5U 机架空间。
关键应用需要 ADX 系列的增强功能。这些支持 ShowLink ® 的发射器具有多种外形尺寸,包括频率分集手持设备和首款带有内置自调谐天线的微型腰包,可提供实时远程控制以及自动干扰检测和避免功能。
ISL73006SLH和ISL73007SEH分别为1A和3A负载调节器,它们的输入电压在3V和18V之间,可以调节低至0.6V的电压。它具有精确的电压参考,在超紧凑的外形尺寸中提供±1%的调节精度。对于ISL73006SLH,包括输出电感器,电容器和其他被动剂在内的总解决方案大小为23 x 21.5mm,ISL73007SEH的总溶液尺寸为23 x 21.5mm,25.4 x 25.4毫米。
在项目规划阶段,两座具有相同 GIFA 的建筑遵循相同的成本指标。然而,从外形尺寸的角度来看,两座建筑的 GIFA 和项目简介相同,但外形尺寸却有很大差异,因此,在开发设计阶段对项目进行成本核算时,资本支出 (capex) 和运营支出 (opex) 成本概况也有很大差异。每座建筑外形尺寸的显著差异可能意味着:
§ 最先进的 3nm CMOS、70 GHz 电光 § OSFP Type 2A 和 QSFP-DD800 外形尺寸 § 符合标准的 800ZR / 800LR / 800G ZR+(互操作 PCS)模式 § 最高性能 400 / 600 / 800G PCS 传输模式,高达 141GBd § SOA-on-SiP 异构集成,可在 C 波段和 L 波段实现高 Tx 输出功率和可扩展性(OIF 800ZR Tx 输出 A 类)
L3Harris ROVER 6S 是广受欢迎、应用广泛的 ROVER 6 收发器的下一代升级版。扩展的频率、用于提高能力的额外处理资源、加密核心现代化和其他增强功能使其有别于早期的 ROVER 产品。ROVER 6S 保留了 ROVER 6 的所有成熟功能、机械和电气接口以及外形尺寸,同时增加了新功能。只有视频接口发生了变化,以适应具有行业标准连接器的高清视频。
在减小移动设备外形尺寸和增加功能集成度方面,晶圆级封装 (WLP) 是一种极具吸引力的封装解决方案,与标准球栅阵列 (BGA) 封装相比具有许多优势。随着各种扇出型 WLP (FOWLP) 的进步,与扇入型 WLP 相比,它是一种更优化、更有前景的解决方案,因为它可以在设计更多输入/输出 (I/O) 数量、多芯片、异构集成和三维 (3D) 系统级封装 (SiP) 方面提供更大的灵活性。嵌入式晶圆级球栅阵列 (eWLB) 是一种扇出型 WLP,可实现需要更小外形尺寸、出色散热和薄型封装轮廓的应用,因为它有可能以经过验证的制造能力和生产良率发展为各种配置。eWLB 是一种关键的先进封装,因为它具有更高的 I/O 密度、工艺灵活性和集成能力。它有助于在一个封装中垂直和水平地集成多个芯片,而无需使用基板。结构设计和材料选择对工艺良率和长期可靠性的影响越来越重要,因此有必要全面研究影响可靠性的关键设计因素。