XiaoMi-AI文件搜索系统
World File Search System多芯
chiplet精算师：定量成本模型和多芯片架构探索
尽管摩尔的定律已经统治了半导体的半导体，但人们广泛观察到它，并认识到摩尔的定律变得越来越难以维持。“分别包装的较小功能的整合”被摩尔本人[8]和半导体行业视为扩展。传统的VLSI系统是在整体模具上实现的，也称为芯片系统（SOC）。过去几十年来，工艺技术的稳定增长和死亡区域的稳定增长可以保证晶体管上的晶体管增长。然而，随着过程技术的改进减慢，芯片区域接近光刻标线的极限，晶体管生长将停滞不前[6] [9]。同时，大型芯片意味着更复杂的设计，而差的产量降低了更高的成本。将单片SOC重新分配到几个芯片中可以提高模具的整体产量，从而降低成本。除了产生改善之外，chiplet再利用是多芯片架构的另一个特征。在传统的设计流中，IP或模块重复使用被广泛使用；但是，这种方法仍然需要重复的系统验证和芯片物理设计，这很大程度上是非经常性工程（NRE）成本的很大一部分。因此，Chiplet Reuse可以节省重新验证系统的开销和重新设计芯片物理，可以节省更多的成本。随着许多关于多片的作品的出现，尤其是来自行业的产品[9] [14]，多芯片建筑的经济有效性已成为共识。但是，实际上，我们发现由于包装和模具die（D2D）接口的开销，多芯片系统的成本优势并不容易实现。与SOC相比，在VLSI系统设计的早期阶段，多芯片系统的成本更加困难。不仔细评估，采用多片
多芯光纤上量子密钥分发与放大器光通信的共存
摘要 ：研究了光放大器存在时经典信号对多芯光纤（MCF）中量子密钥分发（QKD）的影响。首先，基于先进的非对称发送或不发送QKD（SNS-QKD）和经典的Bennett–Brassard 1984-QKD（BB84-QKD），提出了QKD与经典信号的长距离同时传输架构，并且可以根据需求调整光放大器之间的段长。然后，基于所提出的架构建立了自发拉曼散射噪声和四波混频噪声的理论模型。接下来，推导了经典信号噪声影响下安全密钥速率的计算模型。最后，实验结果表明，理论模型与实验光子吻合良好，实验与模拟噪声光子之间最大差异小于2.6 dB。仿真结果表明，当经典信号和量子信号在MCF的不同芯层中传输时，非对称SNS-QKD架构的性能优于BB84-QKD架构。
晶圆级集成和多芯片的详细分析...
《近期研究评论》杂志，2022 年 12 月，第 1 卷，第 1 期，第 75-86 页 75 DOI：https://doi.org/10.36548/rrrj.2022.1.007 © 2022 Inventive Research Organization。这是一篇根据知识共享署名-非商业性国际 (CC BY-NC 4.0) 许可协议开放获取的文章
用于多芯片 GPU 的晶圆光子网络
在过去十年中，图形处理单元 (GPU) 的进步推动了人工智能 (AI)、高性能计算 (HPC) 和数据分析领域的重大发展。要在这些领域中的任何一个领域继续保持这一趋势，就需要能够不断扩展 GPU 性能。直到最近，GPU 性能一直是通过跨代增加流式多处理器 (SM) 的数量来扩展的。这是通过利用摩尔定律并在最先进的芯片技术节点中使用尽可能多的晶体管数量来实现的。不幸的是，晶体管的缩放速度正在放缓，并可能最终停止。此外，随着现代 GPU 接近光罩极限（约 800 平方毫米），制造问题进一步限制了最大芯片尺寸。而且，非常大的芯片会导致产量问题，使大型单片 GPU 的成本达到不理想的水平。GPU 性能扩展的解决方案是将多个物理 GPU 连接在一起，同时向软件提供单个逻辑 GPU 的抽象。一种方法是在印刷电路板 (PCB) 上连接多个 GPU。由于提供的 GPU 间带宽有限，在这些多 GPU 系统上扩展 GPU 工作负载非常困难。封装内互连（例如通过中介层技术）比封装外互连提供更高的带宽和更低的延迟，为将 GPU 性能扩展到少数 GPU 提供了一个有希望的方向 [1]。晶圆级集成更进一步，通过将预制芯片粘合在硅晶圆上，为具有数十个 GPU 的晶圆级 GPU 提供了途径 [2]。不幸的是，使用电互连在长距离上以低功耗提供高带宽密度从根本上具有挑战性，从而限制了使用电中介层技术进行 GPU 扩展。在本文中，我们提出了光子晶圆网络 (NoW) GPU 架构，其中预先制造和预先测试的 GPU 芯片和内存芯片安装在晶圆级中介层上，该中介层通过光子网络层连接 GPU 芯片，同时将每个 GPU 芯片与其本地内存堆栈电连接，如图 1 所示。光子-NoW GPU 架构的关键优势在于能够在相对较长的晶圆级距离（高达数十厘米）内以低功耗实现高带宽密度。本文的目标是展示光子-NoW 的愿景
第 8 章：单芯片和多芯片集成
1. 2020 – 2021 年颠覆、错位和创新历史将把 2020 年和 2021 年标记为全球颠覆、错位和创新迅速发展的时期，其规模在和平时期极为罕见。颠覆包括全球 COVID-19、极端野火和洪水，同时还伴随着气候变化和半导体短缺。2020 年 1 月，HIR 团队和 EPS 圣克拉拉谷分会与 SEMI 同事一起计划于 2 月 23 日至 24 日举办第三届 HIR 研讨会和年会，并满怀激动地庆祝 2019 年 10 月第一届 HIR 的发布。当三星工厂对游客关闭时，我们将年会地点从圣何塞的新三星展示工厂移至了米尔皮塔斯的 SEMI 全球总部。这次会议取得了巨大成功，在正式的工作会议、午餐会、品酒会和名片交换中，大家进行了大量的交流。在这次 HIR 会议的第二天，我们的一些行业同事开始收到公司通知，限制参加会议的旅行，以减轻 COVID-19 风险。我们几乎没有想到我们今天所知道的 COVID-19 大流行的程度和破坏性。下面显示的是来自世界卫生组织 2021 年 10 月 6 日仪表板的数据。
第 8 章：单芯片和多芯片集成
第 1 部分：执行摘要和范围简介集成电路发明 60 多年来，一直有人定期预测摩尔定律将终结。虽然设计和工艺技术方面正在进行重大创新，以继续推动向下一个节点的发展，但摩尔定律的经济效益即将终结，先进节点的一些关键性能指标正在趋于稳定，正如商业杂志《经济学人》2016 年 3 月 12 日的一篇文章所描述的“摩尔定律饱和”（图 1.1）。半导体行业正在实施 EUV、FinFET 和 FinFET 后继者。5 纳米节点已处于早期生产阶段，3 纳米节点即将到来。摩尔博士自己对摩尔定律技术终结的预测正在接近目标年份。2016 年 3 月 12 日文章中的信息在今天仍然具有现实意义。
研究基于信号流程图模型的多芯片SIC MOSFET电路的寄生振荡
本研究提出了一种通过技术计算机辅助设计（TCAD）模拟评估振荡条件的新方法，并基于使用TCAD仿真结果计算的信号流图模型和散射参数（S-参数）。使用所提出的方法研究了短路时，碳化硅（SIC）金属氧化物 - 氧化物 - 氧化物 - 氧化物 - 氧化型晶体管效应晶体管（MOSFET）。使用该技术计算电路的振荡条件，并与TCAD瞬态模拟计算的振荡条件进行了比较。这些方法之间的栅极电阻抑制振荡。此外，该方法还应用于估计由相反连接的SIC MOSFET组成的电路的稳定性。考虑了两种振荡模式。我们证明，可以使用简单的计算来计算抑制寄生振荡所需的电路参数。
多芯片 IGBT 功率模块中引线键合故障导致的温度变化
在功率循环实验中，需要估算开关的温度。当一个开关由几个并联的芯片组成时，这些芯片的温度可能不一样。在没有对每个芯片进行单独监控的情况下，通常假设平均温度是由最常见的 TSEP（热敏电参数）如 Von 估算的。然而，每个芯片的温度都是未知的。一些研究解释并评估了初始温度不平衡 [1]。当模块由于热机械循环而老化时，引线键合会退化和剥离，从而改变流向芯片的电流路径，从而改变损耗和温度分布。[2, 3] 分别在单芯片和多芯片的情况下评估了估算温度（即 Von）随退化的变化。然而，文献中没有通过实验获得温度分布随退化的变化。
经 Charles F. Saffle 批准 微电路，存储器，数字，CMOS，2M X 32 位 (64Mb)，抗辐射，SRAM，多芯片模块
1/ 超过绝对最大额定值的应力可能会对器件造成永久性损坏。在最大水平下长时间运行可能会降低性能并影响可靠性。2/ 所有电压均以 V SS 为参考。3/ 最大施加电压不得超过 4.4 V。4/ 如果 SRAM 断电，则必须在“断电时间”内保持电源关闭状态，然后才能重新打开。5/ 此处指定的辐射特性和测试限值基于 16Mb 单芯片 SRAM 测试结果 (5962-08202/08203)。有关这些 RHA 参数和测试结果的详细信息，请联系器件制造商。6/ 基于 CREME96 结果预测的性能，该结果适用于太阳活动极小期无耀斑条件下的地球同步轨道，位于 100mil 铝屏蔽后面，使用从实际测试数据得出的威布尔参数（参见 4.4.4.4）。供应商可提供威布尔参数，用于计算其他轨道/环境（如 Adams 90% 最坏情况）的翻转率，并使用不同的翻转率计算程序（如 Space Radiation 5.0）。7/ 保证但未针对 1MeV 当量中子进行测试。
开发堆叠2个芯片的多芯片封装 - OKI
随着通信信息网络的进步，数字网络家电和便携式信息终端设备市场不断扩大，网络设备逐渐取代个人电脑占据主导地位。要实现这个IT社会，需要两个要素：1）可以随时随地获取最新信息、图像、音频等的便携式信息终端；2）可以即时传输大量信息的高速通信信息处理系统。满足这一需求的最终解决方案是系统LSI（SoC：片上系统）1，它使由多个LSI芯片组成的系统实现为单个芯片。SPA（硅平台架构）就是其中一种解决方案。但是，由于客户要求很高，因此在很多领域中，以晶圆工艺技术为代表的基本技术的开发难度都很高。因此，需要时间来实施开发和满足客户交付需求的战略。在此背景下，作为实现这种封装技术的方法，SiP（系统级封装）1 正受到关注。尤其是，MCP 可以实现快速实现新设计、小尺寸和薄型格式的封装，并且将多个芯片集成在一个封装中，因此人们正在认真考虑这种封装。