XiaoMi-AI文件搜索系统
World File Search System寄生电容
Lucas Poßner*、Matthias Laukner、Florian Wilhelmy、Dirk Lindner、Uwe Pliquett、Bojana Petkovic、Marek Ziolkowski、Thomas R. Knösche 和 Konstantin Wei
对于实际测量，我们使用了图 1 中所示的设置。它包括：(i) 一台笔记本电脑，用于控制信号生成和数据采集；(ii) 一台 USB 示波器（TiePie Handyscope HS5-540），带有集成的任意波形发生器。从神经刺激器记录的波形被发送到任意波形发生器，示波器用于拾取来自 (iii) 的测量信号；(iii) 测量前端，包含：- 电压控制电流源，用于将刺激脉冲施加到电极和组织，- 差分放大器，用于测量电极和组织之间的电压，- 差分放大器，用于测量刺激电流作为传感电阻器两端的电压降 [8]；(iv) 连接到电压控制电流源的双极同轴脑刺激电极（Inomed BCS 45mm 30°）。电极是一个带有非绝缘外导体的开放式同轴探头。其末端弯曲 30°，长 45 毫米。电缆长度为 3 米。由于其长度，它会产生不必要的寄生电容。如果导体略微不呈圆形，就会发生这种现象 [5]。在补偿电极阻抗时，需要考虑这一点。然而，在本文的背景下，提出一个原理证明，这是可以忽略不计的。
用于智能门驱动板的双向通信电源电路
摘要 - 在电源电路中，栅极驱动器需要提供功率半导体器件的最佳和安全切换。如今，栅极驱动器板包含越来越多的功能，例如短路检测、软关断、温度感应、通态电压监控……正在研究集成在线监控功能以实现预测性维护。栅极驱动系统的仪表假定集成了通信系统来传输监控数据。在高功率设计中，栅极驱动器板上必须进行电流隔离。隔离栅上的寄生电容在这些设计中至关重要，因为它可能导致切换期间共模电流的循环。因此，由于电磁干扰 (EMI) 的限制，在隔离栅上添加额外的光耦合器或变压器是有风险的。本文提出了一种用于驱动 1.2kV SiC 功率 MOSFET 的栅极驱动器的新型双向数据传输方法。所提出的方法可以在单个电源变压器上实现能量传输和双向数据交换。实验结果表明 TxD 为 1Mb/s，RxD 为 16kb/s。目标应用是使用栅极驱动器板对 SiC 功率 MOSFET 进行健康监测。
电力电子设备和元件 - WRAP：Warwick
在动态反向偏置 (DRB) 可靠性测试期间有效管理高强度电流尖峰对于及早发现潜在问题（例如宽带隙 (WBG) 器件中的栅极氧化物退化）至关重要。本文讨论了 DRB 测试的挑战，特别关注由 WBG 器件中的快速 dv/dt 切换事件引起的电流浪涌。遵守 AQG-324 指南（该指南要求 dv/dt > 50 kV/µ s）通常会导致由于寄生电容而出现显著的电流浪涌。这些浪涌可达数十安培，导致过度自热并可能损坏敏感的测量电路。本研究介绍了一种创新方法，可在不影响漏电流的情况下滤除电容位移电流尖峰，将浪涌强度降低 100 多倍，并实现对高达 1.5 kV 的 WBG 器件进行高效的 DRB 测试。验证过程包括在 LT-Spice 中模拟 Wolfspeed Power 碳化硅 (SiC) MOSFET 模型，并对 Wolfspeed、Infineon 和 Rohm 的三种不同的 1.2 kV SiC 设备进行硬件测试。采用优化的 PCB 设计来最大限度地减少电路寄生效应，显示出模拟和硬件测试结果之间的良好一致性。
TSV 集成表面电极离子阱可扩展...
1 新加坡科技研究局（A*STAR）微电子研究所，新加坡 117685 2 巴黎大学材料与现象实验室，法国巴黎 F-75013 3 南洋理工大学电气与电子工程学院，新加坡 639798 在本研究中，我们报告了一种铜填充硅通孔 (TSV) 集成离子阱的设计、制造和操作。TSV 被直接放置在电极下方，作为离子阱和玻璃中介层之间的垂直互连，随着电极数量的增加和复杂性的提高，可实现任意几何设计。TSV 的集成将离子阱的形状因子降低了 80% 以上，将寄生电容从 32±2 pF 最小化到 3±0.2 pF。尽管没有接地屏蔽层，但仍实现了低射频耗散。整个制造过程在 12 英寸晶圆上进行，并与成熟的 CMOS 后端工艺兼容。我们通过加载和激光冷却单个 88 Sr + 离子展示了该阱的基本功能。我们发现，加热速率（轴向频率为 300 kHz 时为 17 量子/毫秒）和寿命（约 30 分钟）与类似尺寸的阱相当。这项工作开创了 TSV 集成离子阱的发展，丰富了可扩展量子计算的工具箱。
硅基内置低暗电流光电二极管... - CDN
与传统体硅相比，绝缘体上硅（SOI）衬底具有许多优势，包括低漏电流、低电容、低功耗、更好地抵抗短沟道效应（SCE）和卓越的缩放能力[1 – 4]。这使得SOI衬底不仅适用于传统的MOSFET，而且由于天然的衬底隔离[5 – 8]和更简单的多栅极设计，它也对新型半导体器件具有吸引力，例如TFET和Z2-FET。此外，建立在SOI平台上的光电探测器（PD）也表现出优异的光电性能。高工作速度、高抗辐射和低寄生电容的优势使基于SOI的PD在电子和光子集成电路（EPIC）、光通信系统和航空航天等许多应用领域中极具竞争力[9 – 16]。为了在 SOI 薄膜中形成 pn 光电二极管，通常使用常规离子注入来掺杂 Si 沟道 [17]。然而，离子注入会损坏并降低 Si 的质量，这个问题在缺乏种子层以促进再结晶的超薄 SOI 薄膜中尤其严重。此外，用于激活掺杂剂的高温退火可能会引起应力和损坏，并进一步降低器件的性能。为了克服这些缺点，可以使用电场诱导的静电掺杂 [18,19] 来形成 pn 结并完全避免离子注入。之前，我们已经证明在
聚酰亚胺薄膜工艺设备资质
关键词：非光定义聚酰亚胺、固化、C&D Track、CascadeTek 烤箱、互连和 GaAs。摘要 化合物半导体行业使用多种材料来制造用于金属互连的层间电介质薄膜。这些材料包括 BCB、聚酰亚胺和硅电介质。在本文中，我们讨论了在 BAE 系统微电子中心 (MEC) 制造工厂的新加工设备上进行的聚酰亚胺薄膜工艺鉴定。这项工作包括对用于聚酰亚胺涂层的新涂层轨道和用于固化聚酰亚胺涂层薄膜的新固化烤箱的鉴定。引言聚酰亚胺薄膜具有低介电常数、高模量和相对较高的热稳定性、化学稳定性和机械稳定性 1, 2 。这些特性使其成为众多半导体和微电子处理应用的有吸引力的候选者。这些应用包括使用聚酰亚胺薄膜作为倒装芯片封装中的钝化层、印刷电路板的基板、多芯片模块沉积电介质封装中的基板、多层金属互连中的电介质夹层等。3 本文讨论了将聚酰亚胺薄膜用于金属互连，因为其介电常数低，可以降低寄生电容。金属互连将集成电路 (IC) 的各个部分电连接起来。互连结构对于现代 IC 制造至关重要。图 1 显示了典型互连结构的横截面。互连由交替的金属层和电介质层制成。这些层经过图案化，形成连接电路 1、2、4 的各个组件的电通路。
多指MOSFET几何形状对RF电路的电性能的影响
摘要 - 低成本，低功率和高效率集成系统的需求增加使设计射频（RF）模拟电路变得更加复杂。使用多指MOSFET是一种优化电路性能的有吸引力的技术。与单指MOSFET相比，它降低了硅区域，门电阻和寄生电容，这主要影响高频和噪声性能。但是，选择最佳手指数量仍然是一个具有挑战性的问题。本文研究了手指的数量（NF）对晶体管参数的影响，并评估其对RF收发器中多个关键功能的影响。该研究专门关注NF的函数，该研究在130 nm CMOS技术中实施的民用RF电路的性能。首先，提出了差异RF带通滤波器的设计。结果表明，使用多指MOSFET会导致芯片面积减少66.5％，功率消耗量增加了15％，而噪声图则减少了43％，与常规方法相比，线性性和频率范围的改善。然后，根据NF的不同配置，已经设计了一种在2.4 GHz左右运行的无电感LC-VCO和LNA。获得的结果通过应用多手指优化显示了该区域，功率增益，频率和噪声性能的改善，并表明保持NF的增加可以降低稳定性，线性和功耗。还通过蒙特卡洛模拟测试了所提出的电路，从而证实了它们的稳健性和不匹配变化。不同提议的电路和NF配置之间的详细分析比较证明，当NF较低时，MF技术是可靠的。
适用于2.5V纳米集成电路的超低压触发可控硅ESD保护装置
可控硅整流器 (SCR) 因其对 ESD 应力的高稳定性而成为最具吸引力的 ESD 防护元件 [1]。然而，传统 SCR 器件具有较高的触发电压 (Vt1) 和较低的维持电压 (Vh) [2,3]。因此，它无法在大多数电路中提供有效的 ESD 防护。为了解决这些问题，许多基于局部的改进 ESD 防护方案被提出，例如改进型横向 SCR (MLSCR)、低触发 SCR (LVTSCR) 和二极管串触发 SCR (DTSCR) [4,5]。其中，DTSCR 能够实现非常低且灵活的触发电压，近年来许多基于 DTSCR 的改进结构被提出。例如，Chen、Du 等人提出了一种称为 LTC-DTSCR 的新型 DTSCR [6]。 LTC-DTSCR通过抑制DTSCR寄生SCR的触发，进一步降低了触发电压。但DTSCR结构相对较高的过冲电压和较慢的导通速度限制了其在充电器件模型（CDM）保护中的应用[7]。此外，DTSCR不适用于2.5 V及以上电路的ESD防护，因为触发二极管数量的增加会因达林顿效应而导致较大的漏电和闩锁风险。LVTSCR与传统SCR存在同样的问题：触发电压过高，难以调整以适应先进CMOS工艺的ESD设计窗口。目前，[8，9]中已提出了几种改进的LVTSCR结构，但它们均侧重于提高保持电压，这些器件的触发电压仍然较高（~8 V）。此外，还有许多新型SCR结构被提出。 Lin 等通过在 SCR 中引入两个栅极，实现了低触发电压、低漏电、低寄生电容的新型 SCR 器件 [10]，但需要外部 RC 电路辅助触发，会造成巨大的额外面积消耗。P. Galy 等将 SCR 嵌入 BIMOS 中 [11]，实现了超紧凑布局、低触发电压、低导通电阻，但其保持电压较低，如果施加的电压域较高，会增加闩锁风险。
2D Ultralow-K无定形碳
2d Ultralow-k无定形碳BARBAROS OEZYILMAZ材料科学与工程系，EA Block，EA，＃03-09，9工程驱动器1，新加坡117575，新加坡新加坡大学物理大学，新加坡国立大学物理学系，2科学驱动器3，S12，S12，S12，SIS12，SIGER DRICERS NIGHAPORE 117551，SINDAPERE，SINGAPERE，SINDAPERE，国际化学，国籍，国籍，国际化学，国籍，国籍，国际化学，国际化，新加坡新加坡国立大学新加坡大学功能智能材料研究所，第9级，第9级，科学驱动器2，新加坡117544，新加坡大学新加坡大学barbaros@nus.edu.sg.sg.sg二维（2D）材料在Monolayer厚度较高的范围中，Science Drive 2，新加坡117544 117544原子极限。尽管正在进行的综合电路的2D革命取得了重大进步，但一个关键的构件，即2D Ultralow-K8（ULK）电介质，但仍未报告。挑战在于实现小于3的介电常数（k），因为传统的低K电介质由于其无定形或多孔性质而在2D极限内固有地不稳定。还需要使用低K的超薄电介质的实现来解决集成电路缩放中的当前瓶颈。具体而言，由于导电元件之间的距离缩小到10 nm以下，因此必须使用低K材料来最大程度地减少寄生电容。在这里，我们表明2D无定形碳（稀薄至0.8 nm）是一种机械强大的2D ULK介电介电，k为1.35，介电强度为28-31 mV cm-1。缺乏任何远距离顺序，其内在的2D性质，SP2碳特性和低密度对于最大程度地减少介电介电常数至关重要。此外，它以创纪录的金属离子扩散时间（TTF）为10+10 s的现有电介质扩散降解的脆弱性甚至是单层。因此，可以消除最多需要3 nm的额外层，这尤其重要，因为金属线宽度接近10 nm。结合其低温，直接和共形生长，即使在介电上，这些关键特征也能够对基于硅的半导体电子产品进行大量改进，并确保与未来的2D电子产品兼容。