本文档是已发表作品的已接受手稿版本,该作品最终以 ACS Applied Electronic Materials 的形式发表,版权归美国化学学会所有,由出版商进行同行评审和技术编辑。要访问最终编辑和出版的作品,请参阅 https://doi.org/10.1021/acsaelm.0c00002
除非计算领域出现范式转变,否则数字计算机不断增长的处理能力需求不可能无限期地得到满足。神经形态计算从大脑的高度并行、低功耗、高速和抗噪声计算能力中汲取灵感,可能带来这样的转变。来自学术界和工业界的许多研究人员一直在研究材料、设备、电路和系统,以实现神经元和突触网络的一些功能,从而开发神经形态计算平台。这些平台采用各种硬件技术设计,包括成熟的互补金属氧化物半导体 (CMOS) 和新兴的忆阻技术,如基于 SiO x 的忆阻器。本文重点介绍了用于神经形态系统的 CMOS、基于 SiO x 的忆阻器和混合 CMOS-忆阻硬件的最新进展。本文提供了各种设备的新成果和已发表成果,这些设备是为了复制神经元、突触和简单脉冲网络的选定功能而开发的。结果表明,CMOS 和忆阻设备组装在不同的神经形态学习平台中,以执行简单的认知任务,例如对基于脉冲速率的模式或手写数字进行分类。本文设想,所展示的内容将对非常规计算研究界有用,因为它可以深入了解神经形态硬件技术的进步。
数字计算机不断增长的处理能力需求不可能无限期地得到满足,除非计算领域出现范式转变。神经形态计算从大脑的高度并行、低功耗、高速和抗噪声计算能力中汲取灵感,可能带来这样的转变。来自学术界和工业界的许多研究人员一直在研究材料、设备、电路和系统,以实现神经元和突触网络的一些功能,从而开发神经形态计算平台。这些平台采用各种硬件技术设计,包括成熟的互补金属氧化物半导体 (CMOS) 和新兴的忆阻技术,如基于 SiO x 的忆阻器。本文重点介绍了用于神经形态系统的 CMOS、基于 SiO x 的忆阻器和混合 CMOS-忆阻硬件的最新进展。本文提供了各种设备的新成果和已发表成果,这些设备旨在复制神经元、突触和简单脉冲网络的选定功能。结果表明,CMOS 和忆阻设备组装在不同的神经形态学习平台中,以执行简单的认知任务,例如对基于脉冲速率的模式或手写数字进行分类。本文设想,所展示的内容将对非常规计算研究界有用,因为它可以深入了解神经形态硬件技术的进步。
正是对建立一整套新的数学工具以分析和评估未来神经形态计算系统的启发。忆阻器于1971年被提出[4],并于2008年通过实验建立[5],它是一种电阻性器件,是针对这种非冯·诺依曼计算优化的未来神经形态器件。忆阻器可以根据内部状态和外部刺激(如电压脉冲)改变其电阻。先前的研究表明,基于忆阻器的交叉结构可以依靠欧姆定律和基尔霍夫定律,将计算最密集的组件矢量矩阵乘法(VMM)直接映射到电参数,从而加速各种人工神经网络(ANN)。[6,7]在此原理下,VMM计算过程直接在原位进行,从而避免了因从内存中获取数据而导致的内存墙(冯·诺依曼瓶颈)。尤其是在监督学习中,它可以降低前馈过程和从 NP 到 P 的反向传播的计算复杂度。[8] 因此,当前的研究主要集中在分类和回归任务上,以利用这种新的计算机制作为互补金属氧化物半导体 (CMOS) 电路的补充。然而,忆阻器的不同物理机制,如导电丝的形成/溶解和相变,决定了器件存在需要进一步优化的缺陷。[9,10]
摘要——随着高速、高精度、低功耗混合信号系统的出现,对精确、快速、节能的模数转换器 (ADC) 和数模转换器 (DAC) 的需求日益增长。不幸的是,随着 CMOS 技术的缩小,现代 ADC 在速度、功率和精度之间进行权衡。最近,已经提出了四位 ADC/DAC 的忆阻神经形态架构。可以使用机器学习算法实时训练此类转换器,以突破速度-功率-精度权衡,同时优化不同应用的转换性能。然而,将此类架构扩展到四位以上具有挑战性。本文提出了一种基于四位转换器流水线的可扩展模块化神经网络 ADC 架构,保留了其在应用重新配置、失配自校准、噪声容忍和功率优化方面的固有优势,同时以延迟为代价接近更高的分辨率和吞吐量。 SPICE 评估表明,8 位流水线 ADC 可实现 0.18 LSB INL、0.20 LSB DNL、7.6 ENOB 和 0.97 fJ/conv FOM。这项工作朝着实现大规模神经形态数据转换器迈出了重要一步。
摘要:神经形态计算已成为克服传统数字处理器冯诺依曼架构局限性的最有前途的范例之一。神经形态计算的目的是忠实地再现人脑中的计算过程,从而与其出色的能效和紧凑性相媲美。然而,要实现这一目标,必须面对一些重大挑战。由于大脑通过超低功耗的高密度神经网络处理信息,因此必须开发结合高可扩展性、低功耗操作和先进计算功能的新型设备概念。本文概述了神经形态计算中最有前途的设备概念,包括互补金属氧化物半导体 (CMOS) 和忆阻技术。首先,将讨论基于 CMOS 的浮栅存储器在人工神经网络中的物理和操作。然后,将回顾和讨论几种忆阻概念在深度神经网络和脉冲神经网络架构中的应用。最后,将讨论神经形态计算的主要技术挑战和前景。